請問如何將寄生電容~寄生電阻降到最小

iverson218

如何將寄生電容~寄生電阻降到最小~
( `& N- I. J0 t3 O- l; z* |- j請問最小面積是指整個layout的面積嗎??
還是線跟線之間的距離??
還是兩者都有??
想成為layout佈局工程師的小弟

yhchang

因為 一個電路裡面 的MOS SIZE早就已經被設計者決定了
所以 MOS本身對地的電容 一開始就產生了
1 d9 x$ V: U7 I, @2 _( `  [; YLAYOUT唯一能降低的 應該就是  電路中各個MOS的總連線長度要越短越好
總連結的次數要越少越好  這樣子寄生RC就會降下來

redteaboy

電阻的話 多打mos S 端 和 D端   contact(要往下打)   就可減少寄生電阻        |---------|
                                                               -------------|         |--------------|
$ P' ?  Y. F8 v, L$ K. h- ^$ e                                                               |            |         |              |
! g( F' [3 G% e- d9 Q                                                      |            |         |              |
- ?: \  C8 F8 B0 j$ Q' u3 B                                                      |     S      |    G    |      D       |
                                                      |            |         |              |
                                                      |            |         |              |
                                                      -------------|         |--------------|
0 r! a! g+ X% z8 o0 S                                                                   |---------|