有關動態電路layout的一些問題

piepie1244

請教各位專精人士，
小弟目前要tape out一顆32bit的Kogge-Stone adder（130nm TSMC）（主要
為dynamic circuit)，有幾個基本layout的問題想請教，
3 B# g. J' l# r7 }0 E
! D; n& g2 w0 S9 _2 P4 O, i- ^4 H3 I2 N1.因為是數位電路，想請問一下，直接在MOS的diffusion上（已有contact和metal 1)上打一個via到metal 2，再由此metal 2把訊號（Drain or Source)送出去，這樣的layout方式好嗎？
1 z+ s9 ]3 Z& R6 i/ q2.clock除了要長clock tree把clock訊號送到local的電路外,有沒有需要特別注意的，比如說：在local的電路裡，要注意什麼情形才不會使的clock skew變嚴重，local的clock要走哪幾層比較好，等等之類的
3.在這種架構上，有沒有需要特別注意的地方。

因為是第一次lay動態電路，所以不太清楚要注意什麼，還有請各位大大提供意見。感謝

piepie1244

請問一下 縱深大 會發生怎樣不好的效應呢？？ 謝謝您的回復