supply clamp and I/O clamp ESD

ywliaob

Supply clamp ESD need to  consider both holding and trigger voltage
I/O device clamp ESD need to consider only tyigger voltage

請問這是為什麼?有誰願意解釋一下
感激不盡

m851055

I/O is trigger signal，Vdd node is constact voltage,so consider holding voltage

ywliaob

謝謝你的解答 總算瞭解囉∼∼
! ?8 x' N3 A" {2 r4 w- p再請教一下
& D; D, e+ w8 u& _/ K! f7 d假如已經有對VSS與VDD的ESD 保護電路
還要需power clamp電路嗎???

skyboy

您的意思是否是指,  power pad 已經有保護電路, 是否還需要在一般 I/O Pad
6 i. c9 h) v7 p+ m7 ^( E裡做這個 device??

曾經問過 foundry 的人, 基本上是能放就放, 不然在這個 mode 發生 ESD 時要
全部靠 power pad 的 power clamp 線路來釋放 ESD 效果可能不佳...
可以看一下 design rule 有沒有提到這段, 有些會規定 chip 單邊每一定的長度
power clamp device 的 width 累積要有多長...所以一般是除了 power pad 以外,
) v) f, M: K, L' t6 V9 H! ]0 r一般 I/O pad 能放都會放, 另外因為 floor plan 產生的縫隙也會儘可能塞這種 device..
$ s* P$ k% [4 z% L
寫了一堆, 不知道是不是您要問的問題...

ywliaob

foundry 提供的design rule 　是有規定power line 多長需搭配一個power clamp device
7 C9 l. }/ I9 i5 W經過你的解釋總算比較清楚~~
感恩~~

scy8080

原帖由 ywliaob 於 2007-8-28 12:08 PM 發表
; A) B2 P* D- G0 cfoundry 提供的design rule 　是有規定power line 多長需搭配一個power clamp device
經過你的解釋總算比較清楚~~
' D. z0 S: J$ r9 O7 [感恩~~

8 T2 j' T1 @% ]& [6 n8 }, ^7 I

: E. ?$ {8 ~2 R  @8 D如果fab没有相关的designrule,经验值是多少？

odim

foundry的guideline基本上是1000um放一個,
實際上的概念是任何IO對power clamp的metal 阻值小於3 Ohm,
而更先進的製程進一步規定需小於1 Ohm.

ritafung

請問你們使用哪一種類型的I/O cell設計?
( ~$ m/ J0 [5 @' @& U& P  F6 _5 a
1) Local cell (PDIO + NDIO) + RC trigger clamp
4 ]1 y4 l, p( z2) Local cell (GDPMOS + GGNMOS) + RC trigger clamp
2 g; r' e! X) s0 A3) Purely GGNMOS
& V5 |& j/ ^3 W4 k3 G
For RC trigger clamp, how much RC do you design? My company needs 4KV HBM.

cthsu1

看是哪一家製程
RC設計大於 100ns 小於 1us 即可
+ L- x$ a8 Z, m) l% K4kV 的話  NMOS 要化大一些

semico_ljj

原帖由 odim 於 2008-3-20 09:56 PM 發表
foundry的guideline基本上是1000um放一個,
% Q. F: A8 ]3 _5 a& d實際上的概念是任何IO對power clamp的metal 阻值小於3 Ohm,
而更先進的製程進一步規定需小於1 Ohm.

8 x1 o. o, B* c: r
这个我也听说过，应该是比较好的经验值！不过power clamp的metal 阻值小於3 Ohm,比较难实现！

semico_ljj

原帖由 cthsu1 於 2008-9-8 11:15 PM 發表
看是哪一家製程
' P4 n5 I/ [% h! h/ mRC設計大於 100ns 小於 1us 即可
4kV 的話  NMOS 要化大一些

' y1 i: a4 m# G5 P0.5um process的话，到5KV没问题，0。35um以下4kv可能也可以！……………………

ritafung

我現在做的是0.13um,要4kV,而且是multi-power domain,有點困難...
5 K3 O& Y0 n0 ?* @; |' J0 RLayout 的要求非常高! 但是永遠實際上是做不到~~~trade-off~~

semico_ljj

0.13um,要4kV?呵呵，有点难，不过论文上说可以到5K∼6K，可以查查看！