如何讓 current mirror 做的比較準確?

mt7344

當 current mirror 呈現 1:200 的放大倍率時,
9 y) M" ^4 g. Q+ V* D9 H且有 8 個 channel 時, 如何讓每一個的 channel mismatch 做的最小?
因為  process 變異的關係, 所以這一部分的誤差還相當大!
; v1 n8 V5 S) ^1 Y5 B- f* r3 C該如何避免?
; g- e& L8 z' m+ f6 z# _5 H又  經過大電流  會產生高溫  此時的 current mirror 的倍率也變化相當大?
該如何克服?

andywu

可以試試用casecode的方式
* s+ Q/ g8 y2 A7 O" H7 j4 Z& Y' i
不過之後的layout才是重點核心的部分
$ H: d/ Y5 f/ B. R
8 _9 ?) C6 c, Y; U# M

yuchi

1.可以先做1:10(或1:4,2:8)的 8channel match 這樣面積較小match效果好點
   各channel再做1:20(1:50,2:100)
2.如果不考慮area,效果最好的是用calibration的方式,這須要用到電容及switch而電容大小會決定
) [. K( ?" }- n$ n5 B$ n5 e   calibration cycle
3.每一顆mos DC 點都要一樣 那可能就要出動OP來鎖電壓啦!
8 S- K1 g* w# L* c+ I7 A( c( [4.元件的L,W 也要選安全一點的range

mt7344

1. 有想過一級級的轉!! 不過每轉一次!  就會有一次的誤差!! 如此的變動率會不會太高唷!!
1 k5 K" N6 ~7 ]  T$ C2 Y2. 有考慮 trimming method!! 不過! 不太可能 trimming 8 channel! 只 trimming 最源頭!!
3. 有看過類似的架構!! OP 的 offset 是不是要非常的小? 否則真的不知道影響程度為何唷!!
4. Cost/Performance ratio 真的很討厭!!  又要小!  又要準!  真的好困難唷!!!!

li202

先把八個channel做相互做match
8 M, j# g1 t+ w( u+ x: f/ M0 I5 d再用一顆OP取其中一個channel電壓做鎖定
% q; I/ R  f9 J& X
提供一點個人意見

nezkax

這個問題在 LED driver 會常常遇到
8 }$ T0 X" l2 ~! a
7 U5 M0 l# f& d首先是準確度的問題, 由於需求是 1:200, 最直觀的方法就是以 MOS size 去控制
然而由 MOS 飽和區電流公式 ID=KP/2*(W/L)*(VGS-VTH)^2*(1+lamda*VDS) 可知
8 n# H% K- L; E主要誤差來自於 channel length modulation effect [(1+lamda*VDS)項]
. L  d( s' _0 J1 G- ^5 w/ d鎖定 VDS 其中一個方法 就是使用 OPA 回授控制
另外, VGS 雖然不是誤差項, 但由於必須推動大負載, 所以ㄧ般會接一個 pre-drive 增加驅動力
8 ~1 ]4 k" D# O4 a! f! }& r並減短設定時間
+ F$ n5 }  O) L. E, z6 A7 U! J
0 s  A6 Q& x6 k" i! Q) kchannel 跟 channel 之間的差異定義為 bit-to-bit error
4 H. l; t5 `, e這方面的差異, 主要是由 layout 本身的 mismatch 產生, 較佳的layout對稱性可有效解決這個問題

$ |- v9 J% w+ i7 Z4 U至於 powerMOS size 部分, 主要是由 output minimum voltage 決定,
: D& u! b9 \6 W8 s& G$ l此規格與最大電流値直接決定了 Rds(on) = Vo(min)/Io(max)
. T1 b$ D- k4 x/ Q$ Q
5 H: y6 }# U! Q+ J( W5 B溫度所引起的電流變化, 主要是改變了 VTH(T)
這方面可由 layout 解決, 將源頭 MOS 與 powerMOS 擺近一點, 讓彼此的溫度差異縮至最小
0 A! w# V0 Q! h$ Y2 m然而, 溫度方面較麻煩的難題在於 package 的選定,
, U; x  q1 ]4 l7 ^2 O在正常操作下, 假設 Vout=1V, Iout=20mA, 在 8 個 channel 的情形下,
6 H' G' [2 s) }- G& O1 QPtotal = 1*20m*8 = 160mW = (Tj(max)-Ta)/theta(j-a)
/ m8 g& U# t! s- ^/ ]3 L* w* G選用的 theta(j-a) 必須確保在
typical 規格 Ta, ex. Ta=25 degree. 及設計之最大接面溫度 Tj(max), ex. Tj(max)=125 degree
選擇 theta(j-a) < (Tj(max)-Ta)/Ptotal

ecalfs

除了電路設計解決外,  Layout亦是關鑑
5 K6 t8 {* K- u+ N  b# h
1. layout 單元化(Unit) 以此單元倍增減
2. 元件W/L盡可能最大化 W>5um, L>3um或更大
) J5 o8 J  V0 Q3. 多可善用匹配layout技巧, 如交叉, 對稱, Dummy...

bossen777

謝謝大大無私的分享，感恩