Xilinx Virtex-4/5 有獎(講)問答

jiming

What unique feature has been build-in Virtex-4/5 platform for memory interface designs? 答對且能有所討論者，賞 +3 以上RDB！

jason_lin

ChipSync™ Technology
" B) P7 r, D5 F1 `在每個IO都加上此技術,所以讓FPGA性能更強!
. U) I; o0 l4 O: a/ ]: o( KChipSync就是在IO增加了以下3個功能:
: N/ I. ]) {' l; {3 t7 ]3 l1.IO SERDES
     .Frequency division
$ W! \. ?, m0 N. H( Y* `" j     .Serialize/Deserialize
1 l) E+ m8 ]7 G- y2.Precision Delay
7 `) i* L# }, N7 C# _% b- j% F     .Bit/Word Align, DPA
. k9 |: m2 n# x7 e1 K) @# ~- {3.IO Clocking
# v9 c" }3 K0 b/ g# J     .I/O clocks
; ?, u+ i* c8 I% u$ q. \0 F     .Regional clocks
5 H+ X2 [5 Q2 R  q+ K7 I     .Clock-capable I/Os

Key advantages
4 X* D6 O4 E1 o$ B0 I: |     .Easier design
9 M# u) Z8 `- L& w2 ]! z! ^     .Higher performance
     .Resource savings
5 t# G. S0 h6 N- n& y0 [
5 P9 p) S( @: z$ I) A4 A( |* R參考下列網址:
http://china.xilinx.com/products ... lities/selectio.htm

heavy91

賽靈思新款EasyPath-6 FPGA可於六週內針對高效能Virtex-6 FPGA 提供迅速、簡單、零風險的降低成本方案
EasyPath-6 FPGA可在最短時間內提供最低總生產成本之40奈米 FPGA  針對所有FPGA功能提供零風險的完整支援  
% {  z3 h0 I! @) a# j% m. O) N
全球可編程邏輯解決方案領導廠商美商賽靈思（Xilinx, Inc. (NASDAQ: XLNX)）今日宣佈推出EasyPath™-6 FPGA提供業界總成本最低與風險最低的高效能FPGA，且能在六週內就讓FPGA進入量產，成為回覆時間最快的FPGA降低成本解決方案。新版EasyPath FPGA沒有最低訂購量的限制，讓客戶能針對終端市場的需求調整其出貨量，在相同購買量下，成本可比其他FPGA低35%。
  
8 M, E9 x# B$ N/ r5 `此外，大多數成本降低的方案都會讓設計選項受到限制，迫使顧客選擇次佳的零件或封裝，而EasyPath-6 FPGA最獨特的地方，就是其基礎系列產品是唯一能支援所有元件、所有封裝、所有速度等級、以及所有溫度等級的FPGA降低成本解決方案。這意謂顧客能選擇任何Virtex®-6 LX、LXT、SXT、以及HXT元件來建置其設計，並降低設計成本。   
) ^' Q# X0 J+ N9 x; b" C  
賽靈思產品解決方案暨管理部門副總裁Mustafa Veziroglu表示：「EasyPath-6 FPGA為這些必須快速回應成本壓力，以及混沌不明市場需求的高效能系統設計，提供極具吸引力的價值。EasyPath-6技術建構在通過測試的FPGA架構與矽元件基礎上，可提供具備40奈米技術最低總生產成本的零風險降低成本方案。」

heavy91

EasyPath-6 FPGA與其他模式的差別在於，它既不是ASIC的轉移方案，也不是線路硬型化的FPGA。從Virtex-6轉移至EasyPath-6元件，完全不會增加額外的設計限制，也無須重新作業或重新最佳化FPGA設計，且不必重新配置電路板線路。當設計檔案提供給賽靈思後，就會像與標準FPGA一樣，以相同電子參數來測試矽晶圓，之後再配置客戶設計所需使用的特定資源。開發出的晶粒接下來會在六週內經過組裝、印碼(mark)、以及最終測試以確保其功能與效能。市面上沒有其他降低FPGA成本的解決方案，能在拿到原型元件後如此短的時間內就提供量產元件。
; y# b9 G( D: W- B# Y  
( t% Y! @) x+ ?! y) [+ Y4 [( K) i利用賽靈思專利測試技術來檢驗單一設計，可提高晶圓良率，並能大幅降低整體成本，而且客戶不需要額外的設計工作或更新驗證。EasyPath-6 FPGA提供全球頂級的瑕疵涵蓋率，比率將近100%，而且客戶在量產階段仍擁有完全的彈性，能在Virtex-6與EasyPath-6 FPGA之間轉換。客戶運用底層元件的可編程功能，就能簡單地處理意外出現的反置(upside)需求或設計變更，輕鬆地出貨Virtex-6 FPGA與EasyPath-6 FPGA。
. j: Y0 q) p- |( l5 B  
) K) d2 Y8 p9 g( D由於EasyPath-6 FPGA的架構和Virtex-6 FPGA相同，客戶可放心將Virtex-6 FPGA的整組嵌入式資源整合至各種量產型設計，其中包括多重gigabit序列收發器、PCI Express® 端點模塊、三模乙太網路MAC、DSP區塊、以及其他資源。EasyPath-6 FPGA與Virtex-6 FPGA之間的相似性，造就出一個緊密銜接的一對一轉移管道，可提供顧客無可比擬的超低風險路徑。
  
% W% ]3 T2 B- o. v* Z價格與供貨時程
$ o9 C$ t( |- S/ A  ?# A/ P, WEasyPath-6 FPGA現已提供客戶進行設計建置，預計在2010年第4季即能進入元件量產。EasyPath-6元件能在六週內提供無最小訂貨量限制的降低成本元件，徹底改變FPGA降低成本的局面。

aiken

Really want to try it..do you know which demo board support it?

chip123

Virtex-6 LX760 擴充FPGA邏輯容量較前一代高出兩倍以上
+ u9 g0 ?, e! @
& U8 V1 \. G7 X4 }" v2 s       全球可編程邏輯解決方案領導廠商美商賽靈思（Xilinx, Inc. (NASDAQ：XLNX)）今日宣佈第一批Virtex®-6 LX760系列FPGA元件已經出貨上市。Virtex-6 LX760是目前業界尺寸最大的FPGA元件，擁有即時的設計工具支援，讓那些需要單純大容量邏輯與業界領先I/O效能的顧客，搭配使用最新11.4版的Xilinx ISE®設計套件，立即啟動設計方案。
7 e% q  Y8 t' v+ @% ]  b  
        Synopsys公司副總裁暨Synplicity事業群總經理Gary Meyers表示：「Virtex-6 LX760提供的密度比前一代最大的Virtex-5元件還高出2.5倍以上。因此，當我們移轉至下一世代快速原型建造平台時，Virtex-6 LX760自然成為我們的首選。我們很高興能夠成為取得第一批Virtex-6 LX760元件的顧客，讓我們加快開發腳步，並確保我們顧客可儘早獲得最先進的原型建造平台。」

       對於任何需要密集運算效能與高邏輯密度的應用來說，Virtex-6 LX760元件是最理想的選擇。舉例來說，此款全新大容量元件能夠讓工程師使用單一FPGA元件，就能夠模擬前所未有的ASIC設計種類，或為其建造原型。除了高邏輯容量之外，Virtex-6 LX760元件比市面上其他的FPGA元件，提供更高的I/O數，能夠減少工程師在多個FPGA上分割大規模ASIC網表時所遇到的挑戰。同時，最新11.4版的ISE設計套件可降低30%的編譯時間，以啟動大型、複雜且高度使用的Virtex-6設計方案，並能提高生產力，增加工程師一天之內反覆設計的次數。

chip123

賽靈思資深行銷總監Patrick Dorsey表示：「業界最大的FPGA量產出貨，充分展現賽靈思在40奈米製程節點的優勢，能夠以先進製程推出具有先進架構的元件。Virtex每一系列的產品都能夠經由提供更強大的功能和更高的效能，協助我們的客戶更加快速地為市場帶來層出不窮的新應用。」
0 Y  x$ U/ g) b9 A" F) R
       Virtex-6 LX760系列FPGA元件具備領先業界的I/O數與嵌入式記憶體，包含1,200 SelectIO針腳與25,920Kbits的Block RAM，以符合系統分割與數據緩衝的需求。此外，為了滿足具備最高邏輯與嵌入式記憶體需求的各式應用，賽靈思在Virtex-6 LX760高速序列收發器的功能上有所取捨並進行最佳化，以達到更高的I/O數、邏輯與嵌入式記憶體容量。

chip123

關於Virtex-6 FPGA系列
0 i, t- l5 P6 A9 E& Q; d" o
Virtex-6系列FPGA採用40奈米製程與第三代Xilinx ASMBL™架構，並具備新一代開發工具與Virtex-5 系列FPGA的完備IP函式庫的支援，確保顧客能提高研發生產力，並順利進行設計轉移。相較於市面上其他40奈米FPGA方案，全新Virtex-6系列FPGA元件可提供高出15%的效能，多降低15%的功耗；其核心運作電壓為1.0v，並提供0.9v的低功耗方案選項。Virtex-6 FPGA 系列元件包含三個特定領域最佳化的FPGA平台，各自提供不同的功能組合，滿足顧客各種不同的應用需求：
6 r. T" Y( a  y4 B! h, \
�        Virtex-6 LXT FPGAs – 針對各種需要高效能邏輯與DSP的應用、以及低功耗GTX 6.5 Gbps序列收發器的序列連結功能進行最佳化。
�        Virtex-6 SXT FPGAs –針對各種需要超高效能DSP的應用與低功耗GTX 6.5 Gbps序列收發器的序列連結功能進行最佳化。
" m6 ~* \( f; w1 Z( x1 z! Q6 f�        Virtex-6 HXT FPGAs – 針對各種需要最高速序列連結功能、高達64 GTH序列收發器、以及可支援11.2Gbps的通訊應用進行最佳化。

chip123

除了45奈米的Spartan®-6系列FPGA元件外，Virtex-6系列元件亦是賽靈思特定設計平台的矽晶圓基礎，讓工程師在使用ISE設計套件以及第三方合成、模擬與訊號完整性工具、參考設計方案與IP，來開發系統單晶片的過程中，可大幅縮短達到最高系統效能的時間，並能夠維持低功耗。另外，可同時支援Spartan®-6與Virtex®-6的開發套件目前也已上市。

* @  z. j0 _6 _4 {5 Y5 M售價與出貨時程
) N0 k' f' k, }) _( B1 z
       第一批Virtex-6 LX760元件樣本目前已經出貨。顧客可至賽靈思網站免費下載最新ISE設計套件11.4版的評估版，立即啟動設計方案，相關訊息，請瀏覽網站：http://www.xilinx.com/ise_eval/index.htm.。顧客亦可透過賽靈思業務人員與代理商，獲得更詳細的Virtex-6系列FPGA元件的價格資訊。Xilinx EasyPath™-6 FPGA從高效能FPGA元件到準備進入量產階段只須六個星期的時間，提供顧客業界最低的總成本，並協助其將風險降至最低，更是所有降低FPGA成本解決方案當中，完成周期時間最快速的一款產品。

tk02376

Avnet Virtex-6 FPGA DSP 開發工具套件 以業界最常用的DSP設計流程啟動DSP設計
設計人員可以對各種結果的效能進行比較，再為其產品選定最佳的設計流程

台灣 – 2010年4月26日 - 安富利公司(NYSE: AVT)旗下的營運機構安富利電子元件宣佈推出Xilinx® Virtex®-6 FPGA DSP開發工具套件。這套件是為DSP設計而打造，是Xilinx目標設計平台(Xilinx Targeted Design Platform) 的一部分。它包括可以下載的元件定製版ISE® Design Suite: System Edition 11.4，已開始接受訂購，價格為2995美元，開發人員可以使用它快速啟動設計專案。

無線、航空航天和國防、儀器和醫療影像設備以及其他計算密集型設備都必須具備極高的數位訊號處理能力，以及支援高效能系統的強大功能。這種對效能的高要求，加上必須適應各種不斷制定出來或改變的標準，設計面臨的挑戰就更大。FPGA是解決這些問題的理想解決方案，它的單晶片TeraMAC/s效能和可重複編程的設計能力，讓產品可以在不斷變化的市場中脫穎而出。

tk02376

為應付這種挑戰，安富利與賽靈思公司合作開發，推出了第一個DSP開發工具套件，將Virtex-6 FPGA 、可擴充的開發板、DSP IP、全套文檔、電纜、特定的參考設計、以及進行設計評估、修改和擴展所需的DSP開發工具全部包含在內。DSP設計人員首次能將RTL的優點與使用C/C++等程式設計語言和MATLAB® / Simulink®軟體的高層次設計流程相比較，以為其產品選擇最佳的設計流程。Virtex-6 FPGA DSP開發工具套件可以提升高達10倍的生產力，讓設計人員更容易著手以FPGA進行DSP設計。此套件將多種元素組合成一個全套的解決方案，使用戶在整個設計過程中都可以專注於其設計本身的獨特價值上。
( K) {1 N& D7 `/ `, q
- [$ P; ~- h7 F5 M8 E安富利電子元件全球技術行銷副總裁Jim Beneke表示：「Virtex-6 FPGA DSP套件是安富利首次針對特定領域推出的設計平台。此開發套件幫助客戶迅速掌握多種工具流程和設計技術，利用Virtex-6系列FPGA來進行以DSP為主的設計專案。」
, G% Q9 V& z( ~5 Q: B- K
此套件的關鍵元件之一是已預先配置並完全驗證的Virtex-6 DSP參考設計。這個設計可以說明如何利用Virtex-6元件的訊號處理功能進行DSP設計的技術和設計流程。先進的數位上變頻(DUC)/數位下變頻(DDC) 參考設計向客戶展示了如何使用一些先進技術，如時鐘超取樣 (clock over sampling)、分時多工 (Time Division Multiplexing) 和利用高效能DSP48 slices來優化訊號處理效能和資源的使用等。

tk02376

採用The MathWorksTM公司Simulink 和MATLAB的設計流程可讓演算法開發人員使用熟悉的建模環境 (modeling environment) 來進行DSP硬體設計，而無需學習RTL。此套件也為有經驗的RTL設計人員提供了打造高效能DSP硬體的設計技術，讓他們可以利用ISE Design Suite 和LogicCoreTM DSP IP，也提供與高層次演算法模組進行功能正確性比對的驗證方法。
- r! W2 [4 m. w% x4 x# v
以下是Virtex-6 DSP 目標參考設計的一些關鍵指標：
- `) v* @* G4 f& B0 F; ~' Y
*       RTL 和 Simulink設計原始檔案
9 v& M2 s& ~4 m+ X5 g*       頂級系統整合RTL原始檔案
*       模擬環境
*       測試平台
5 C% K' Z) h3 d8 |% W1 M*       執行環境
*       提供設計綜合所需的所有步驟和參數
6 b  T$ v. h( R# K*       映射 (MAP), 佈局佈線和時序收斂 (timing closure)
+ L( ~) ]" G1 S  k*       目標參考設計 (Targeted Reference Design) 指南，包括設計修改和整合的推薦流程

賽靈思公司平台解決方案和服務行銷資深總監Tim Erjavec 表示：「Virtex-6 DSP開發工具套件讓客戶利用很多現成經驗和設計流程立即著手設計，大幅提高他們使用Virtex-6 FPGA技術的生產力。套件中包括的DSP參考設計提供了一種方便易用、可重複使用的設計基礎架構，能加速客戶的應用開發，是賽靈思與安富利這樣的業界領先夥伴合作，快速部署目標設計平台的極佳實例。」

mister_liu

Virtex-7 2000T FPGA 突破摩爾定律，採用2.5D IC堆疊式矽晶互連技術整合68億個電晶體，容量是他牌元件的2倍
2 Z$ z/ c+ N7 S2 f+ ~7 }% B
圖說：賽靈思全球品質控管和新產品導入資深副總裁暨亞太區執行總裁湯立人(左)介紹新產品Virtex-7 2000T FPGA，產品市場行銷總監Brent Przybus(中)與亞太區銷售暨行銷部門總監張宇清(右)。)
( p8 p9 Q7 Y8 L' B# ?) m: T
全球可編程平台領導廠商美商賽靈思 (Xilinx, Inc.(NASDAQ：XLNX) 今(26)日宣佈，首批全球最高容量的Virtex®-7 2000T現場可編程邏輯閘陣列 (FPGA) 已開始出貨；這款全球最高容量的可編程邏輯元件內含68億個電晶體，提供高達200萬個邏輯單元，等同於2,000萬個ASIC邏輯閘，讓客戶更容易進行系統整合、取代ASIC和著手ASIC原型開發與模擬工作。

Virtex®-7 2000T是首款2.5D IC堆疊技術的應用，其中藉由賽靈思的堆疊式矽晶互連技術提供全球最高的容量，是其他同類型元件容量的兩倍，並大幅超越摩爾定律對單顆28奈米FPGA邏輯容量的限制。若採用賽靈思的Virtex-7 2000T FPGA取代大容量ASIC元件，客戶可以相約的成本，但只需三分之一的時間成功設計各種整合式系統，可有效增加系統頻寬和透過減少I/O互連來降低功耗，並加快先進的ASIC系統之原型開發與模擬作業。

mister_liu

賽靈思公司可編程平台開發事業部資深副總裁Victor Peng表示：「Virtex-7 2000T FPGA無論對賽靈思的創新歷程和產業合作經驗，都是一項重大的里程碑。這款新產品對我們客戶極重要，若沒有堆疊式矽晶互連技術，即使FPGA跨入下個世代，也可能無法擁有這麼高的容量。此項技術可立刻在既有的各項設計中加入全新功能，而不需要ASIC元件；可將三顆或五顆FPGA整合成單一的FPGA 而減低成本；或者可以使用我們最大型的FPGA ，比一般世代交接所需的時程至少早一年時間投入原型開發和設計系統模擬器。」

以往同一FPGA系列中最高容量的元件都是最後才出貨給客戶的產品，原因是新的半導體製程必須要經過一段時間才能投產，每片晶圓也必須達到合格的良率，才能讓具備最高容量的元件達到符合經濟效益的生產狀態。賽靈思的堆疊式矽晶互連技術可將四顆獨立的FPGA晶粒在被動式矽中介層互連，打造全球最完美的高容量單顆可編程邏輯元件。
, o  a' P/ `9 ?- g; K0 q
安謀國際科技公司設計技術與自動化部門副總裁John Goodenough表示：「我們ARM®很榮幸能與賽靈思合作，將這款領先同級產品的Virtex-7 2000T元件建置在ARM的驗證基礎架構中。這款全新的元件提供了彈性且鎖定特定目標的模擬架構，大幅提升容量，讓我們能更容易為下一代的處理器進行完整的系統驗證。」

Virtex-7 2000T 元件提供整合平台，協助設備製造商降低功耗、提高性能與容量。藉由去除電路板上不同IC的I/O介面，有效地降低系統的整體功耗。另外，由於電路板上使用較少的IC元件，客戶還能降低材料清單、測試及開發週期的成本。由於晶粒並列在被動式矽中介層中，因此這項技術能克服多個晶粒層層堆疊所衍生的功耗與可靠度問題。中介層中內的每顆晶粒之間有超過一萬個高速互連點，提供眾多應用所需的高效能整合度。

mister_liu

Virtex-7 2000T FPGA為客戶提供以往只有高容量ASIC元件才有的容量、性能及功耗，更具備了各種可重新編程的優點。在越來越多系統和市場中，ASIC的發展受到經濟因素的不利影響，然而Virtex-7 2000T提供一個可擴充的獨特替代方案，降低了因重新設計帶來的風險，並省下28奈米客制化IC動輒超過5,000萬美元的NRE成本。
7 C6 c) L6 R4 }* O1 I
' G+ A8 z* ^3 w' y* n2 d賽靈思所有28奈米元件包括 Artix™-7、Kintex™-7、Virtex®-7 FPGA及Zynq™-7000 EPP ，均採用統一架構支援設計工作，讓客戶能在不同系列元件上重複使用既有的IP。這些元件均採用台積電28奈米HPL(低功耗的高介電金屬閘極)製程技術，讓FPGA的靜態功耗比其他同類元件少50%。隨著元件容量持續攀升，具備低靜態功耗的FPGA越顯重要，採用28奈米HPL的Virtex-7 2000T元件，遠比其他採用多顆FPGA的方案耗用較少的功耗。
0 T% B" E5 n# _6 ]$ d
更多詳情
Virtex-7 V2000T FPGA初期工程樣品已開始供貨。客戶現在可善用7系列FPGA在價格、性能和低功耗方面的優勢，著手進行設計工作。欲知更多詳細資訊，請至http://www.xilinx.com/virtex7參看首款Virtex-7 2000T元件展示說明，這款元件透過少量電力即可使用晶片內部70%以上的資源，用電量遠低於其他運用多顆FPGA建置的設計。

mister_liu

1. 賽靈思今天宣佈甚麼產品？
8 ^9 `" B3 v. P( D1 [2 g2 f/ |9 o賽靈思公司宣佈首批全球最高容量的Virtex®-7 2000T現場可編程邏輯閘陣列 (FPGA) 已開始出貨；這款全球最高容量的可編程邏輯元件內含68億個電晶體，提供高達200萬個邏輯單元，等同於2,000萬個ASIC邏輯閘。Virtex®-7 2000T也是採用賽靈思獨特堆疊式矽晶互連(SSI)技術的首款出貨產品。

, `  G+ P$ ]  t' _2. 這次的產品對賽靈思的客戶有什麼重要性？
Virtex-7 2000T FPGA的容量不僅是其他同類型元件的兩倍之多，更可提供更好的系統整合度、ASIC原型開發及取代ASIC元件的功能；這是一般採用28奈米製程的單一元件無法達成的。此外，賽靈思推出最大型28奈米FPGA元件的時程，遠遠超越一般單顆元件可達到同等容量的時程。

5 v5 K* C! @1 k- j9 J3. 為什麼ASIC原型開發與模擬是Vitex-7 2000T元件的主要市場？
) A% T) g/ A) Z- H/ X* n! [8 j客戶期望能盡早取得最高容量的FPGA來進行ASIC原型開發與模擬工作，原因是軟體開發往往是複雜的系統開發流程中最耗時的一個環節。如果要等ASIC開發工作完成後才開發軟體，這會將整個系統開發的時間延後長達兩年。透過Virtex-7 2000T原型開發與模擬平台，開發人員即可在ASIC開發完成之前，提早進行SoC的軟體開發工作。

4. Virtex-7 2000T元件如何協助系統整合廠商達成目標?
設備製造商面臨的挑戰是在提升下一代系統和性能和功能的同時，還必須降低功耗。其中一個可以達成這項目標方法是透過系統整合，去除電路板上不同IC之間的I/O介面來降低功耗。這是因為功耗會隨著I/O介面的數量增加，而且與I/O數量及讓I/O的性能成正比關係，因此效能越高的設計就表示系統中IC的數量越多，功耗也會越高。此外，使用的IC數量越多，各元件之間分割獨立設計時所面臨的挑戰也越嚴苛，因而會延長研發週期，提高測試成本。而採用Virtex-7 2000T元件則可以避免這些問題。
% Q4 y& `: d2 M; \& C- R
由於不必透過I/O(平行或序列)來驅動晶片外部元件、也無需透過電路板上的線路連結鄰近的FPGA；以往通訊、醫療、測試與量測、航太、以及高效能運算等領域的研發業者在系統中必須使用多個FPGA，因此他們都因為現在FPGA晶粒之間的互連能夠做到高頻寬、低延遲率和省電而感到振奮。

mister_liu

5. Virtex-7 2000T如何能取代ASIC?
" A$ g  Q- h3 m- {. E1 E; F( V) G* x在28奈米製程技術節點中，ASIC或ASSP的非經常性工程(NRE)費用動輒超過5,000萬美元，而且ASIC設計需要修改的可能性也增加大約五成。這情形會導致能夠支援穩定且高量產市場的ASIC與ASSP數量越來越少。 此外，廠商之間的競爭，加上產品在市場的生命週期縮短，對ASIC的發展更是嚴苛的挑戰。在這些狀況下，取代ASIC的Virtex-7 2000T更能符合系統性能與功能的需求。
( t; Z' B& N- J; o0 A! @
) \& G# H! l' Z6. 賽靈思對「超越摩爾定律」的定義是什麼？
9 S, B" x# J$ J0 a8 i到目前為止，FPGA 的所有製程節點都遵循摩爾定律的發展，邏輯容量提高一倍，則成本降低一半。遺憾的是，僅僅依靠摩爾定律的發展速度，已不能滿足市場在可控功耗範圍內對於更多資源以及晶圓製造良率的無止境需求。賽靈思透過堆疊式矽晶互連技術，提供一款可有效克服上述難題的可編程邏輯解決方案。
5 L: M% t+ s: P
* u4 x3 a2 ^. ~7. 客戶為何不能連結兩顆或多顆FPGA來建置大型設計？
這種方法有三個缺點：有限的I/O數量不足以應付複雜的網路訊號之連結，在採用分割式設計的系統中，這些訊號必須通過各個FPGA，並要將FPGA與其他元件連結； 通過FPGA的訊號一旦延遲，就會影響性能；採用標準元件I/O在多個FPGA之間建立邏輯連結，則會增加不必要耗電。
3 I& b- r3 W8 X4 m1 ^. }
8. 在使用堆疊式矽晶互連技術時，是否有任何特別的散熱管理考量?
沒有。由於採用被動式中介層，因此除了會耗電的FPGA晶粒外，其他部分並不會產生任何熱能。因此，如果生產的是大型的單顆元件，採用堆疊式矽晶互連技術的FPGA元件與單一晶粒所需的散熱需求不相上下。  

8 T! B, w- T4 V) q2 o# H- w9. Virtex-7 2000T需要多少功耗?
- e; E2 P1 j/ e9 |. Z& ]4 C元件運作時所需功耗僅 「幾十瓦」，不需要任何「特殊」的散熱方法。

mister_liu

10. 堆疊式矽晶互連技術可靠嗎?
  Z8 h1 t7 c! Y0 z很可靠。一般而言，堆疊式矽晶互連封裝架構的內部應力會低於相同大小晶片覆晶球狀閘陣列(FC BGA)封裝，因為細薄的矽晶中介層能有效消除內部累積的應力。因此，可藉由減少封裝內部最大塑性張力來提升熱磨機械性能。

11. 今天宣布推出的2.5D IC產品，是否代表賽靈思不支援3D堆疊技術?
- S7 d; Y* Q  K/ M不是的。賽靈思相信不含中介層的3D IC堆疊技術確實可行，但這項技術必須再花一些時間才能成為產界標準。

12. 針對採用堆疊式矽晶互連技術的元件，賽靈思將提供哪些設計指南?
賽靈思的ISE® Design Suite 設計套件將可提供許多全新與更新的功能，協助客戶使用堆疊式矽晶互連技術FPGA元件進行設計。其中有多項設計規則檢查標準(DRC)與軟體訊息，可引導使用者進行FPGA晶粒之間的邏輯配置與規劃。此外，賽靈思並在PlanAhead 與FPGA Editor中強化了堆疊式矽晶互連技術FPGA的圖像顯示效果，協助使用者進行包括平面規劃、分析、以及除錯等互動式設計。
/ o# {8 n$ @" G/ F7 Y! w" }! l" c# i
" z+ g3 ~3 B( I+ ^* \13. 客戶需要為設計分區嗎？或者軟體有自動分區功能？
軟體會自動把整個設計分配給FPGA晶粒，使用者不需自行分區。若有必要，使用者也可在特定FPGA晶粒內自行配置邏輯資源。若沒有任何限制，軟體工具內含許多演算法，會根據晶粒內與跨晶粒的連結與時序等因素，妥善配置FPGA晶粒內的相關邏輯資源。
$ y  k4 ^8 P& H
14. 賽靈思的7系列有哪些產品？
2010年6月所發表的新款28奈米Artix™-7、Kintex™-7、以及Virtex-7 系列，延伸了賽靈思的特定設計平台策略，在功耗、性能/容量比、以及價格/性能比等方面皆有重大突破與創新。7系列FPGA採用統一架構，運用台積電28奈米HPL製程技術，針對低功耗與高性能進行最佳化。此獨特技術可降低五成功耗、提高兩倍的價格/性能比與系統性能、更是全球首款200萬邏輯單元FPGA(容量是前一代元件的2.5倍)。因此，研發業者可輕易擴充，運用適合的28奈米系列元件達到理想的系統性能、容量與成本，並將功耗維持在預期範圍內。  
8 h& p8 `0 ]" l, g2 X2 N
% w7 a# M8 r7 U- J9 {15.  28奈米元件何時開始供貨？
首批產品Kintex-7 元件系列已於 2011 年3月開始供貨。賽靈思是第一家推出28奈米元件的可編程平台廠商。

mister_liu

賽靈思參考資料(內容擷取於Xcell 雜誌第 77期)
+ J2 p& y, [9 i* C! M4 s4 I作者：Mike Santarini
# j, x3 o3 l) J) {; ^4 @6 x7 [9 Z
賽靈思全球最高容量FPGA元件Virtex®-7 2000T已陸續開始出貨。Virtex®-7 2000T內含 68 億個電晶體和1,954,560個邏輯單元，其容量相當於市場其他同類型最大的28奈米FPGA元件的兩倍。這是賽靈思採用台積電28奈米HPL製程技術以來推出的第三款FPGA產品；更值得注意的是，這也是全球第一款採用堆疊式矽晶互連 (SSI) 技術的商用產品。賽靈思以此技術致力於投入3D IC製程（參見 Xcell 雜誌第 74 期的封面故事）。
# J* `$ j" X1 s) k& J0 g+ z
7 w; T8 r( {- }2 Q: b7 S4 E賽靈思可編程平台開發事業部資深副總裁Victor Peng表示：「Virtex-7 2000T FPGA是賽靈思在創新研發與產業合作歷史上的一項重大里程碑。如果沒有堆疊式矽晶互連 (SSI) 技術，即使下一個世代的製程技術，可能都無法在單顆FPGA元件中達到如此大容量的電晶體。此項技術成功的將28奈米元件出貨時程提前了一年，這對從事ASIC 和 ASSP 模擬和原型設計的業者而言尤其重要。」
! P9 e7 O4 M; m/ F# D( W7 G4 K
  t: x$ _( h- Z; i0 s* r一直以來，FPGA廠商都在其新架構上採用最新的晶片製程技術，以期充分發揮摩爾定律的效應。這種做法可使電晶體的數量每22個月就能隨著最新晶片製程技術翻一倍。過去 20 年，FPGA廠商一直遵循摩爾定律的發展，不斷推出新的FPGA，將元件的容量以倍數提升。
9 j6 f- f) V1 ?  k* \( b+ X
0 Y+ g( ^) i5 e* H  r5 J; T( a/ Q然而，賽靈思針對Virtex-7 2000T和 其他幾個Virtex-7系列產品打造了SSI技術。該技術透過平行排列(side-by-side)的方式在被動式矽中介層(passive silicon interposer)上連接好幾個矽切片(active dice)。該切片會用與PCB上不同的IC通過金屬互連的方式，再經由通過該中介層的金屬互接進行連接。賽靈思透過這種做法，讓元件的發展速度超過摩爾定律。Virtex-7 2000T FPGA的尺寸是市場上其他業者提供最大型28奈米元件的兩倍，也比賽靈思最大型的Virtex-6 FPGA元件大2.5倍。賽靈思Virtex-7 FPGA產品經理Panch Chandrasekaran指出，雖然2000T由4個切片組成，但此全新架構的最大優點是仍保持著傳統FPGA的使用模式，設計人員可運用賽靈思工具流程和方法將該元件作為一個極大型的FPGA元件進行編程。

mister_liu

Virtex-7 2000T除了擁有1,954,560個邏輯單元外，還包括內含305,400個CLB切片的可配置邏輯區塊 (CLB) 、分散式RAM容量高達21,550 Kb。它共有2,160個DSP slice、46,512個BRAM、24個時脈管理模組、4個PCIe®模組、36個GTX收發器（每個性能可達12.5 Gbps）、24 個 I/O bank，以及共有1,200個用戶I/O。

2 T+ F* U+ H- \賽靈思推出Virtex-7 2000T是其一項重大成就，也象徵著賽靈思在半導體產業中邁向3D IC時代的一大進展。Chandrasekaran表示，這項產品的重大意義是，它開啟了用戶創新之門，並為需要最大容量元件的客戶帶來了全新的設計功能。他說：「這項傑出的技術可讓眾多客戶受益；無論是希望加速產品開發，為軟體開發人員提供晶片模擬功能，或者期望將多個晶片整合到單顆元件中，以及那些在設計專案中不能採用 ASIC 的客戶，都是最大受益者。透過SSI技術，賽靈思現在就能為設計人員提供下一代製程技術才能實現的超大容量FPGA元件。」

ASIC 和 IP 模擬與原型設計
% u8 _) j6 u+ l4 Z+ k! h5 h' VGary Smith EDA的設計工具分析師兼ASIC製程專家Gary Smith指出：「目前高階的ASIC或ASSP設計平均包含4.2億個邏輯閘。我聽說過的最大型產品有11億邏輯閘。」由於邏輯閘的數量很多，不管是商用模擬系統，還是自己動手設計的ASIC原型設計電路板，九成以上的ASIC設計團隊都要採用某種形式的硬體輔助驗證系統。
) q9 m$ \1 d  E7 g
! t0 h, }( J' m3 Z8 Z8 Y過去，FPGA供應商往往都將商用類比模擬系統廠商或是自己進行原型設計的團隊視為最大型FPGA產品的第一線客戶。商用模擬系統供應商希望盡可能提高FPGA元件的容量。Chandrasekaran 指出：「由於Virtex-7 2000T可以提供超越摩爾定律的容量，因此可讓有這些需求的用戶獲益匪淺。有了Virtex-7 2000T，現在就可以向客戶推出下一代產品才有的大容量模擬系統，最終更可以大大縮短開發時程，並能更快推出更多新的、更具創意的產品到市場上。」