1.在做電路時如何考量輸出負載,是考量要輸入端的電容大小嗎?! Q! n* H# F' L$ s3 q* A
(例如:設計PLL時charge pump的輸出負載要怎樣考量,才有辦法去推動下一級的VCO) & R; f Y9 z. j! K+ M! v* n 還是有哪些方法可以做考量呢?有辦法用HSPICE語法考量嗎?9 W+ m. }* i" U
我只知道輸出要看示波器的負載大小在設計buffer。 9 S G j, m+ Z2.作邏輯閘時如何考量Fanout,有辦法用HSPICE語法考量嗎? 4 s+ i% Y# j4 X) e3.在做設計時有把法用公式計算每個MOS的大小嗎?還是就先給個大概值再去做調整?. _% z( w9 G* L" c) T3 s& h
你第一個問題是阻抗匹配的問題吧?那要看你的VCO的地方是怎麼樣?這種問題誰有辦法回答你?沒做過誰知道?至於第二個問題,如果不願意一級一級看那我也沒輒,就算你寫出來還不是要去看?如果做電路還想者偷懶那還真是...15-5是哪個版本的?( V. X% x9 C! H, m; y
15-5也不過就寫了些"關於"fanout的東西,如果你真的了解spice你就不會有這種如高階語言下下指令就要解決問題的想法!spice是怎樣的tool?他在做什麼?真的清楚嗎?