請教各位先進下列問題，麻煩大家告訴我

jelly811737

1.在做電路時如何考量輸出負載，是考量要輸入端的電容大小嗎?
   (例如：設計PLL時charge pump的輸出負載要怎樣考量，才有辦法去推動下一級的VCO)
   還是有哪些方法可以做考量呢?有辦法用HSPICE語法考量嗎?
# h5 u; v0 {; R4 l) q9 \3 [   我只知道輸出要看示波器的負載大小在設計buffer。
9 b) d& `- M# C( ]2.作邏輯閘時如何考量Fanout，有辦法用HSPICE語法考量嗎?
; m8 N9 m* d! i9 I" q1 \2 d- K2 B3.在做設計時有把法用公式計算每個MOS的大小嗎?還是就先給個大概值再去做調整?

9 U& J$ c+ f/ `2 q, i, g這些問題困擾我很久了，我目前還是個學生，不知道要請教誰，所以來此請教各位先進
6 V, J6 Z2 _- X9 t$ O7 i& m希望大家能幫我解決這些疑惑。
謝謝大家

ianme

spice是個tool，不是拿來考量用的東西。1  2  3都能解決。我不知道該怎麼說...我覺得你的問題還蠻嚴重的，也許你需要從前面慢慢的做過來會比較好。

1 b. R$ B3 k; [9 ]+ y* W1.一個一個來，不要VCO沒搞清楚就要搞系統。負載怎麼定義?該怎麼做?才會去除負載效應?這需要"考量"嗎?諾頓告訴我們什麼?
! R, l! u% x4 N8 U: J  P  U
2.Fanout的定義是什麼?你這問題問的有點...不知道該怎麼去說..不就把他接一接看能不能推嗎?不會算的話那接一接去跑在去觀察每一級的狀況總會吧?
# b% P' I; s/ Q. b
6 u9 i: j3 v, F2 h5 U  o* E3.就是電子學，只是現在狀況改成求解未知，也就是設計。類比電路你要慢慢try恐怕要求老天賞飯吃了。起碼要知道電路大該的結構與功能，才能大約給值開始tune。
4 t4 w4 C. c2 g) b/ D7 f2 X+ l+ n
9 G8 K( e2 r$ h/ q[ 本帖最後由 ianme 於 2007-6-6 12:18 AM 編輯 ]

jelly811737

謝謝你的回答，因為我是新手，不知道怎樣懸賞所以沒有弄，真的很抱歉，不是我很小氣。
7 q! B$ e& S; ]  V我知道spice是個tool，我是想問說，
8 \8 P" g: g# h( U& l我這些問題有辦法寫什麼指令，再加上一些考量，就可以看出結果。
我看SPICE的使用手冊有寫Fanout的相關資料，
$ I, m+ @; X' b6 C' n" c  \在15-5。不知道是不是這樣子寫就可以不用ㄧ級ㄧ級接這樣子在去看。
/ {8 F  @; h% \- U
1 y! I: }1 ~/ r[ 本帖最後由 jelly811737 於 2007-6-6 10:56 AM 編輯 ]

ianme

你第一個問題是阻抗匹配的問題吧?那要看你的VCO的地方是怎麼樣?這種問題誰有辦法回答你?沒做過誰知道?至於第二個問題，如果不願意一級一級看那我也沒輒，就算你寫出來還不是要去看?如果做電路還想者偷懶那還真是...15-5是哪個版本的?
15-5也不過就寫了些"關於"fanout的東西，如果你真的了解spice你就不會有這種如高階語言下下指令就要解決問題的想法!spice是怎樣的tool?他在做什麼?真的清楚嗎?