|
在下的小小看法# p. A- X k3 j I
7 ~# y- P: [4 }& g6 K( d' \1 z1. Device Create 已經有很多東西可以加速,如 Mcell or Pcell 所以問題不大,有問題的情況可能是畫 "特殊" 的 Device 不熟才會花時間。& R o# w" c7 {2 F3 b
. W( D! E! J8 P2. DRC / LVS 只要作的夠久,除錯速度一般都ok ,只是LVS 常常是被 Designer 給的 netlist & schematic mismatch 搞到很不爽。 4 I3 Y1 Q* q+ s, p" M1 P+ E" {% c
7 d- S9 t1 E; U" J; m6 I: V
3.這個改圖的心情,就像是懶床,很想繼續睡,又不得不起床上班! 很想不要改圖,又不能不改。1 }9 E) h( l$ n' {& q) j+ q7 F" n* ~/ ]
" s* Y; }& }6 e9 R$ s
4. 拉線,目前好像還沒有很特別的改善,沒辨法太自動。------>好累喔
, k: Y, U' G) {* \8 V8 a& { o: g2 n
5. Placement ,就好像新房子的裝潢一樣要先作好 Floor Plan 再來慢慢排,好的Placement 就像 上面majorjan 說的
9 V# q% X5 F. k2 E0 Z <<若能排得順, 相對拉線少、拉線距離短、面積使用就少>>5 y$ P9 k. V% K. d6 `3 h: Z, u
做不好的話,可能後頭線拉不出來或是不好拉時,說不定因此又要重新再排過一次。
0 r7 P0 m6 ^/ O3 W 所以 這真的是要小心。 |
|