|
|
回復 #11 ianme 的帖子
版主您好:: N8 \7 C q4 i0 N0 ?4 a: ~! T( {
. b* j& {$ X* u嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:8 \2 S. U% J V& G$ u/ q
"照啊!"...這的確就是我想表達的意思!!
4 ^, @ y. D" @$ ?% U
0 A9 `& W, J6 V) r6 Z$ KTSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
% T5 G' H- ^" d2 `3 K在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案," I9 p) h; l d7 y" [
的的確確沒有NPN的model哦!/ H* I# W9 [1 m8 C
5 j; \4 V2 E8 v" }
另外, 關於latch-up的model...我的意思其實與latch-up本身無關," v- G: t! D& A
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在, l9 R( s% W. J
那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
0 s" [2 u4 A6 s' Z+ K1 P3 Z我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
9 F( Q2 q* }. V& @其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,* V$ {* @- a2 B! h3 K! a
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"
9 i: C `- q! x% x$ q3 J8 p/ J就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...' H* B( u4 ^2 }$ R! a
感恩啦!!, O/ c2 z1 ^$ f8 N
k) ~! c6 C* V8 n幾年前我尚在業界服務的時候曾經畫過BJT,% ^0 h3 u1 w `+ h
雖然頻率不高, 但大致上的架構也還記得.7 p$ C" n$ d4 P% K5 C
所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
, A* [5 [- ?- K可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
- O$ F/ h8 |6 [4 y" e) ^% Z所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
! A- s* x" w1 {; Y8 V# |- _* X. T7 Q當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?' B3 `8 R2 \$ C
後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,: F4 p0 v) W+ b7 R
因此發現實驗室裡面很多東西都很..."返璞歸真",- V7 m7 k5 m H# m* V, v
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
. A% m d8 C% S7 ?
: G$ T* m( G, g" [5 z1 C, G+ [當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,3 U, e1 N, W2 o1 ]: t
而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,7 L1 f% O; o! m! q; u, T+ t
resume連看都不看就reject了的原因吧.8 r+ E9 k( n/ E9 O# |; Y
而這也是為什麼我踏上這條路的原因...
3 `& y# z& u! f8 I我只能說...這真是有夠辛苦...) x& { S7 x2 ^
* ~3 J) G; a! M6 t8 s8 |從各位版主這裡學到了很多東西呢!) d1 q9 C4 P. r; Z' r! d5 U
希望自己也能早日為大家貢獻點什麼...
* ^# |; Z h/ l3 A* _$ w: b% G/ E. B5 R8 K, E
謝謝各位先進的幫助!! |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2007-5-28 01:18:48
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
樓主