|
回復 #11 ianme 的帖子
版主您好:: `9 @# g G8 P, {- a
& Q3 F$ ~: M1 [2 `嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:5 `" C. W, Z2 r. p& H% _1 G
"照啊!"...這的確就是我想表達的意思!!
: |! u: Y" p; d7 U1 j6 U/ Z& t# ~' c g9 M% a1 b
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
5 T! T9 [' O! X) W' z5 Q1 m' B在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
8 j3 k+ p8 L" ?的的確確沒有NPN的model哦! `- ~0 C' \' w8 c, w; b& p/ \, f
7 r7 X M( j6 J, @5 x
另外, 關於latch-up的model...我的意思其實與latch-up本身無關,
( u( w* F) i. N我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
( W2 ~! X, H8 C/ B9 `4 P# V那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
& \& Q. `5 t( c' @* P" \$ v! m0 F我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
5 x! e, f+ m2 a9 \. ^% X6 {8 e其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,
" b# I, q3 s. P$ r; k9 D" ~. C簡單來說, "純粹只是為了滿足我們老師的慾望而已!"
3 z6 s, T$ |- L( c就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...* r' w* g3 H8 J% F! ?' @/ _ T
感恩啦!!
$ M% e5 G5 `; E7 n0 d7 X$ \7 J- q5 ?$ x) M( s6 k
幾年前我尚在業界服務的時候曾經畫過BJT,
+ R v) V8 {) g4 O& _/ p雖然頻率不高, 但大致上的架構也還記得.
( V! }' n! h2 W& A所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
; U9 Y1 a+ K( r; X, ^. f可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
0 Y8 W6 T6 \4 f$ N所以用到的製程都是可以做PNP及NPN的BiCMOS製程,& M) w% n' [$ ]% }& s) A
當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?
& ]( H+ v$ p3 e6 x V後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,; k' w, m5 X0 u5 j* ?) x! Y+ `
因此發現實驗室裡面很多東西都很..."返璞歸真", L* v @: l. W4 z2 q1 u
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
) m# V; n8 h9 a+ q
0 B" J3 V i+ R+ H當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,3 X+ _# {2 g8 {: q( k# W. `6 b, n
而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
9 i# b- ?% X# `4 V( t' j4 rresume連看都不看就reject了的原因吧.
& g( V" F; b3 Z9 Z而這也是為什麼我踏上這條路的原因...9 V D& j9 k$ K! |
我只能說...這真是有夠辛苦...3 m9 {4 q8 S4 ]
5 c9 B0 L, N% U. N+ S' E. @
從各位版主這裡學到了很多東西呢!5 L9 W8 \3 C) r
希望自己也能早日為大家貢獻點什麼...
3 W3 V$ f* d4 K7 f/ ?, C9 E
% R; ^0 x( d) Y% T9 G: M q謝謝各位先進的幫助!! |
評分
-
查看全部評分
|