|
回復 #11 ianme 的帖子
版主您好:% n% m9 b; r: S8 m
7 e* M( [; K8 J: z) C嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:2 B$ o& J) t4 _& ]( n9 f
"照啊!"...這的確就是我想表達的意思!!9 a f! u! S6 g
4 e% P: [' W/ X+ eTSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.8 F8 o5 P m9 D- u9 V: ]7 L9 n3 [' \
在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
- q( ^ ~; W5 V( ^1 ?, Q" d( ]的的確確沒有NPN的model哦!
) A3 E5 R# J( A5 g$ a* Q. |( d4 k" P& w, t. W' s, k
另外, 關於latch-up的model...我的意思其實與latch-up本身無關,# |) z; g: J0 Z0 Y) m8 h. Y
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
1 I; H2 Z1 D# ]3 Z6 v那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
0 g+ h- O% t" a2 W" l我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
2 i( f: T5 K& y' ?- c. b. r其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,0 ~; K9 U6 V; O& f9 b& ?% f
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"# G5 e" [4 M; t3 |
就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...; \5 o; J$ X2 O% |
感恩啦!!1 t* r' K) }% v8 |( Z& K, @
/ Y3 D4 r$ c2 G$ ?' |
幾年前我尚在業界服務的時候曾經畫過BJT,: q! R# m' e; [: g. }: `
雖然頻率不高, 但大致上的架構也還記得.- s0 {4 O2 n7 x$ ^; c
所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,. ~# N8 Z$ ^9 U- }8 w/ E0 R* n
可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
$ \4 ]2 h8 H1 Y7 s" A5 x0 ]3 @所以用到的製程都是可以做PNP及NPN的BiCMOS製程,& y* ~$ H/ P+ t0 }! T
當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?
% s/ ~' H2 L1 V- K1 d5 h後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,
5 _8 U- H: @) L0 C因此發現實驗室裡面很多東西都很..."返璞歸真",
# U. N! [" g4 W) _! c8 U3 F什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
1 ]3 p1 _6 E/ P6 ^; @
. y- L. V3 V& B3 ?當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,) K7 V& x0 f$ Z9 A
而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
( w3 o/ Q8 w: r2 Iresume連看都不看就reject了的原因吧.
+ q0 A, w# m% {7 V9 ?8 r# _5 u. s, S, J而這也是為什麼我踏上這條路的原因...
& X( I/ L1 Z7 z5 g/ g0 X9 Q我只能說...這真是有夠辛苦...# o9 A; @4 k; F- [! L9 |) h
5 s# r% X1 c" C. C: q0 S V0 B
從各位版主這裡學到了很多東西呢!
. `; I4 g% E9 `9 N8 P% Z7 H希望自己也能早日為大家貢獻點什麼...% W" f3 r+ C. }3 ?' U }3 f% ?
1 [7 J$ T# \" u! m: Q2 @9 J j
謝謝各位先進的幫助!! |
評分
-
查看全部評分
|