|
回復 #11 ianme 的帖子
版主您好:
7 c# t) C, m: }- F
T* E; Z' S- l+ [' L2 m* D! R$ Y嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:
4 X0 v3 U4 B; }# f. U9 ?4 g. Z"照啊!"...這的確就是我想表達的意思!!' ^9 S6 p; L$ x
+ r) `- ]" ]/ e: Q6 r* P& c
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
5 D0 {+ X/ V# ^在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
, ?6 D% U% u3 R/ n! D- }+ g- o' @0 d的的確確沒有NPN的model哦!
( p2 B# B% ~8 n" G4 g! ~, }1 ]/ p: Z; _$ r \6 U. q+ i8 v
另外, 關於latch-up的model...我的意思其實與latch-up本身無關,5 J: i: u9 [' ?. f% c
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,2 _) G; w/ @& [2 c% U$ Z* ]
那麼我是否也能用類似於PNP的做法來做一顆NPN呢?1 a, W, M- p f: C6 i, z
我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.% B$ {' u$ M( X! B
其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,- v/ s: o" d! q/ M: Q
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"
: u& [+ C. ~. {+ D/ i就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...
) M$ g% ]$ R6 B2 s( G ]4 D感恩啦!!
; y( a$ G/ |- }" `6 ?# p7 Z; r) J2 c* U
8 c3 t6 Y: \% |; X幾年前我尚在業界服務的時候曾經畫過BJT,! R: z# B& J! K& s
雖然頻率不高, 但大致上的架構也還記得.
- n4 q( Z& n# \* m所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
$ N$ t4 O9 B' p) @# R9 S2 D- ^可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
2 J+ H* y. ~; T$ b: V所以用到的製程都是可以做PNP及NPN的BiCMOS製程,6 U' v. |& x+ m o3 t
當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?' \7 A; N% x) b) N O2 I& t
後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,7 `. d8 [8 j2 r+ d& w0 `- V/ u
因此發現實驗室裡面很多東西都很..."返璞歸真",8 s1 [# I# Q2 x, O4 h% @
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...2 g9 F' P; u# S( u, g
( K9 j B! W) S4 t
當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,8 z' a* [( S( ?" G
而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
0 A8 ~- A, }) r nresume連看都不看就reject了的原因吧.: | p6 c" A+ P- [$ @$ q
而這也是為什麼我踏上這條路的原因...
+ A; s% X5 o7 k* E I0 X我只能說...這真是有夠辛苦...& l' M3 w! @( u3 x& F
' B0 n8 n8 r5 u" P7 V
從各位版主這裡學到了很多東西呢!
6 X% f/ _2 `4 o( L t4 n希望自己也能早日為大家貢獻點什麼...
@' ]6 C# U/ G: S3 @4 \3 ]
6 u# {1 g$ S, }; \7 T9 ^謝謝各位先進的幫助!! |
評分
-
查看全部評分
|