SRAM及SDRAM

kyopc

各位好
  之前在板上提的問題，用前輩們的方法，加一個FIFO可行
9 J+ ?4 X1 Y; u- c6 R7 @$ s  可是現在有一個小問題
+ Q- N/ f; |- @* `1 L) h7 o  如果本來的VHDL code，其memory controller是對SRAM做動作
  可惜的是，我的板子上只有SDRAM
% N) w% ~& Y" d& f0 X9 `  根據我上網查的一些資料，他們的一些操作機制及結構腳位不同
+ V/ }% C* u0 d1 `0 U  所以，我勢必去更改裡面的memory controller的存取機制
9 `* K8 r5 k% H* W+ Q- a& @; S" m
  請問，要更改這樣的VHDL code有什麼要注意的
  code內SRAM controller上面的腳位如下：
- v8 X5 R" G; Z  W3 A& U
8 Q8 F3 Q, A; Z' H+ z* R+ d& r' V  ram_a   = address bus
  ram_d   = data bus
( |6 ]2 l3 Y3 B/ ~  ram_ncs = chip select
  ram_noe = out enable
! U4 z& E5 P1 U# g( b/ r1 x  rama_nlb = low bank
  rama_nub         = upper bank
  rama_nwe = write enable
- S3 C2 J" ]8 h5 \
  哪些是SDRAM上不一樣的腳位  (照我找來的資料，SDRAM動作好像比較複雜)

  還有，我在網路上要打什麼關鍵字比較能找到較多的相關參考資料，或是有人release這方面的code可以參考

2 K4 g) d$ N$ ~# C- |" ^: m4 |4 U[ 本帖最後由 kyopc 於 2007-5-24 12:07 AM 編輯 ]

masonchung

http://www.chinaecnet.com/xsj06/xsj062532.asp
, b3 z4 q% s4 h6 p! BSDRAM控制器的设备与VHDL实现
2 H" n7 T. J, z3 @其實Altera 或 Xilinx FPGA網站就提供了一些Reference Design喔

tommywgt

總而言之, 控制SRAM只要把ADDRESS, DATA. RW...直接指出去, 但是SDRAM最好是寫個FSM去控制比較好, 另外別忘了SDRAM的MRS設定

eject

個人覺得以學習來說 Lattice 的 reference code 不錯
單一 FILE, 沒有特殊 LIB
效率就是另一回事啦

還有如果是 DDR 以上的就要注意 PIN 的 DEFINCE

tommywgt

eject大大講到了一些重點, 在ddr的應用上, 需要考慮IO pin的屬性, 是不能任意assign的