關於ucf file

handwin

最近遇到一個問題     寫了一個簡單的除頻器   然後輸出四個波型    功能驗證  ok
) x$ D' {2 {5 K  d1 }但是如果我先assign pin location 的話     合成及實做後的時序驗證  就會沒有輸出
3 q! d( Y; G6 f7 A5 f反之   我不assign的話   讓ISE自行去實作      則 時序驗證就會通過      
' H3 D- M# S9 K4 `請問這會是什麼原因       新手一個      謝謝大家幫忙    對了  我的device是  
+ j2 j( K: k) L7 sspartan3 XC3S200 TQ208

handwin

不好意思 剛剛忘了列出  時序驗證的錯誤訊息

# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_4\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_1\
0 x, w5 O# a5 q5 ^3 Q( o# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_2\
) S8 s" ^$ T; C5 {- l8 |* A+ F" S# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
; k6 r' w' }# c: P#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_3\

+ S" S2 V* }: P) g  t
0 X1 e1 c( ~' M; @" {0 G; n0 P
! |3 ]/ i7 U1 d/ ]會這樣大概是什麼原因呢?

handwin

謝謝兩位大大的協助     問題已經解決了       是我自己沒將全部訊號給reset  改了以後   post simulation就可以過了

但是又出現另一個問題,    我在上述程式燒錄在spartan3 XC3S400上     用示波器看  結果都沒問題
4 A5 q8 g' a! v  A( Y, n
$ R2 B) H- I, N# H不過當我將程式環境改在spartan3 XC3S200上   可以合成也可以實作    但是做 post simulation  就又出現上述訊息了  還有我沒有下timing

constraint  我的ucf如下
: [, U4 i* r: n  y3 f; P
) Z+ E) y: L: s0 D#PACE: Start of Constraints generated by PACE

3 y0 O& i+ c6 _+ I* q#PACE: Start of PACE I/O Pin Assignments
" g" B* i0 \- E- [  `, [NET "CLK"  LOC = "P155"  ;
NET "CLK_N"  LOC = "P149"  ;
NET "CLK_P"  LOC = "P147"  ;
1 T7 m6 ]' M6 E2 _( kNET "RESET_B"  LOC = "P152"  ;
NET "RST"  LOC = "P144"  ;
% J3 n& ]5 V4 a- BNET "STV"  LOC = "P141"  ;

#PACE: Start of PACE Area Constraints

3 I  I& f( ]" {0 _- M, _#PACE: Start of PACE Prohibit Constraints
! s3 C. D7 Z* V: C* k
#PACE: End of Constraints generated by PACE
; f* W# z) x7 Y  p
順便請問一下版大   您說的pin assign到同一區是什麼意思    因為我必須將接腳都assign到rsds接腳那邊  不知道這有影響嗎?
' a. r2 O. r4 t5 v/ I                                                                                                                                    
謝謝
" R) H" c+ H/ u
[ 本帖最後由 handwin 於 2007-5-25 10:52 AM 編輯 ]

handwin

不好意思     忘了po xc3s200上  我assign的腳位了
  r$ ?' @$ N; I; p8 `; w+ t
#PACE: Start of Constraints generated by PACE
  V' j0 p- \( e
# ]! O, J: v& f; ^#PACE: Start of PACE I/O Pin Assignments
NET "CLK"  LOC = "P105"  ;
  d1 E& ^$ q9 @6 G" d! o( N  CNET "CLK_N"  LOC = "P97"  ;
NET "CLK_P"  LOC = "P96"  ;
* }9 e5 q, B8 E, y. L6 ?! yNET "RESET_B"  LOC = "P104"  ;
" s8 w- V2 C, h! {2 \: XNET "RST"  LOC = "P100"  ;
NET "STV"  LOC = "P99"  ;
8 S8 _/ v. k9 v' C
#PACE: Start of PACE Area Constraints
/ m$ _8 G" o2 M+ _2 j# n
& N0 O% R4 T4 X#PACE: Start of PACE Prohibit Constraints
7 Q, R) C, H. ~0 S
#PACE: End of Constraints generated by PACE

handwin

不好意思     忘了po xc3s200上  我assign的腳位了
3 W. }' ^+ U5 F/ F* s
#PACE: Start of Constraints generated by PACE
3 D/ ^. J! C$ G5 u" S; I
7 O9 [/ r2 M1 [6 ]3 q#PACE: Start of PACE I/O Pin Assignments
  l" d, \; C' b" aNET "CLK"  LOC = "P105"  ;
NET "CLK_N"  LOC = "P97"  ;
. |2 ~5 M& E$ i' _' p5 A6 RNET "CLK_P"  LOC = "P96"  ;
NET "RESET_B"  LOC = "P104"  ;
NET "RST"  LOC = "P100"  ;
5 D5 q$ n+ [( g; V& }) \NET "STV"  LOC = "P99"  ;
0 \% |# `- p7 p/ d" _2 w! a+ p
/ x- |4 m" E% o5 f# V6 a6 J#PACE: Start of PACE Area Constraints

' I: z  `; D( Q$ ~' y#PACE: Start of PACE Prohibit Constraints

( L1 H' c8 [( S$ F3 r8 X#PACE: End of Constraints generated by PACE