關於ucf file

handwin

最近遇到一個問題     寫了一個簡單的除頻器   然後輸出四個波型    功能驗證  ok
( L% R2 x3 _7 o! E: G! o* }6 z但是如果我先assign pin location 的話     合成及實做後的時序驗證  就會沒有輸出
* g. I& f* F3 ?+ E" ^4 s7 i5 H反之   我不assign的話   讓ISE自行去實作      則 時序驗證就會通過      
請問這會是什麼原因       新手一個      謝謝大家幫忙    對了  我的device是  
spartan3 XC3S200 TQ208

handwin

不好意思 剛剛忘了列出  時序驗證的錯誤訊息

# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_4\
, g9 j# d- `3 Q5 `% H# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_1\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_2\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_3\
( s: \; ]9 }; A/ N6 x4 ~6 Q
% t0 M# R- p, ~, k
# j! d) X2 ^2 a% I! g
: `7 A+ q! I" L6 D會這樣大概是什麼原因呢?

masonchung

請確認一下自己assign 的 pin location 是否在同一個區域
看起來是 setup time的問題

jason_lin

最好是把UCF file貼上來看看^^
* R. P6 m2 d  ~/ @, M這樣比較好找問題,看起來是Timing的問題,要知道你怎麼下限制的.
# }7 _7 r; ]$ x+ k

handwin

謝謝兩位大大的協助     問題已經解決了       是我自己沒將全部訊號給reset  改了以後   post simulation就可以過了
3 F* \# O3 h6 B! Y9 o; E
7 A  K% `) j+ m. \但是又出現另一個問題,    我在上述程式燒錄在spartan3 XC3S400上     用示波器看  結果都沒問題
! n+ t/ ~; S4 `2 B4 ~7 b- v" j
5 ~( y3 L9 Y" g: n% `. K4 q不過當我將程式環境改在spartan3 XC3S200上   可以合成也可以實作    但是做 post simulation  就又出現上述訊息了  還有我沒有下timing

constraint  我的ucf如下
$ i; I% u; E! W# B2 r& e, X
0 V$ B9 j, h3 ~& b4 w+ `" \#PACE: Start of Constraints generated by PACE
" C5 t- g) q: n6 y/ @
" t7 I; }2 G. k3 f" }, \0 \: D#PACE: Start of PACE I/O Pin Assignments
NET "CLK"  LOC = "P155"  ;
NET "CLK_N"  LOC = "P149"  ;
+ S0 R6 F$ t: [NET "CLK_P"  LOC = "P147"  ;
( _8 Y7 a1 r% h* h1 oNET "RESET_B"  LOC = "P152"  ;
NET "RST"  LOC = "P144"  ;
NET "STV"  LOC = "P141"  ;
5 [! o+ L% P6 v- r
8 N8 T4 B, f/ n#PACE: Start of PACE Area Constraints

2 s* M! l/ o6 k: Q5 O0 W#PACE: Start of PACE Prohibit Constraints

#PACE: End of Constraints generated by PACE
2 S, L) j- s8 ?
) z( p3 i" g) @* y1 m, ~順便請問一下版大   您說的pin assign到同一區是什麼意思    因為我必須將接腳都assign到rsds接腳那邊  不知道這有影響嗎?
                                                                                                                                    
+ z- [: f! \. p: j# x/ b6 {" J: s7 ]謝謝
9 e0 r/ }: m. S7 O, l
- m. ]6 A% m( B3 G2 e- p, Q1 I$ r[ 本帖最後由 handwin 於 2007-5-25 10:52 AM 編輯 ]

handwin

不好意思     忘了po xc3s200上  我assign的腳位了
: A( V4 t  ^  M4 K0 N. e
6 J5 @* J/ Q5 o4 G#PACE: Start of Constraints generated by PACE

2 l$ r$ V' e! K#PACE: Start of PACE I/O Pin Assignments
( R6 q# f" b) {% Y+ v( w% S, pNET "CLK"  LOC = "P105"  ;
, u) z, y9 ~" @! FNET "CLK_N"  LOC = "P97"  ;
: J+ F" u! l6 A$ fNET "CLK_P"  LOC = "P96"  ;
NET "RESET_B"  LOC = "P104"  ;
NET "RST"  LOC = "P100"  ;
NET "STV"  LOC = "P99"  ;

#PACE: Start of PACE Area Constraints
9 ]% g  Q$ U3 B8 s
2 z  T# y& ?2 I/ \# L# x2 W#PACE: Start of PACE Prohibit Constraints

2 i$ b7 a) W( H0 w' P" o5 a- ?#PACE: End of Constraints generated by PACE

handwin

不好意思     忘了po xc3s200上  我assign的腳位了
9 V1 y7 ~4 r6 m3 }. F3 D  Q6 _  r
#PACE: Start of Constraints generated by PACE
  f$ v# w( y& q1 F; ?# U
9 d: B- U. j3 ^) ~#PACE: Start of PACE I/O Pin Assignments
NET "CLK"  LOC = "P105"  ;
NET "CLK_N"  LOC = "P97"  ;
8 `7 W+ b: M" ]% x5 uNET "CLK_P"  LOC = "P96"  ;
0 q# f2 ?: j% f" x+ gNET "RESET_B"  LOC = "P104"  ;
9 ^6 K7 f0 J* xNET "RST"  LOC = "P100"  ;
NET "STV"  LOC = "P99"  ;

. L5 M1 W/ k' o+ p) i#PACE: Start of PACE Area Constraints

#PACE: Start of PACE Prohibit Constraints
5 W) y4 V; n% R1 l/ b
# \7 W) O# Y; i. \, [' }+ @#PACE: End of Constraints generated by PACE