關於ucf file

handwin

最近遇到一個問題     寫了一個簡單的除頻器   然後輸出四個波型    功能驗證  ok
但是如果我先assign pin location 的話     合成及實做後的時序驗證  就會沒有輸出
1 x3 U  B$ W' v5 [$ M, i反之   我不assign的話   讓ISE自行去實作      則 時序驗證就會通過      
. Y1 A4 t* k% N6 Y請問這會是什麼原因       新手一個      謝謝大家幫忙    對了  我的device是  
spartan3 XC3S200 TQ208

handwin

不好意思     忘了po xc3s200上  我assign的腳位了

#PACE: Start of Constraints generated by PACE

#PACE: Start of PACE I/O Pin Assignments
NET "CLK"  LOC = "P105"  ;
8 v5 v; I; w$ c# l: R) QNET "CLK_N"  LOC = "P97"  ;
NET "CLK_P"  LOC = "P96"  ;
NET "RESET_B"  LOC = "P104"  ;
NET "RST"  LOC = "P100"  ;
NET "STV"  LOC = "P99"  ;

  C* ?: q, G1 @. l; A+ Z#PACE: Start of PACE Area Constraints
9 l* ]6 R  c! a: D5 [9 \
#PACE: Start of PACE Prohibit Constraints

#PACE: End of Constraints generated by PACE

handwin

不好意思     忘了po xc3s200上  我assign的腳位了
: t+ J) s7 A9 R7 Y$ k2 Q" u1 k* |
#PACE: Start of Constraints generated by PACE

1 K" _. K0 l) m, o  Q#PACE: Start of PACE I/O Pin Assignments
NET "CLK"  LOC = "P105"  ;
NET "CLK_N"  LOC = "P97"  ;
NET "CLK_P"  LOC = "P96"  ;
( h; s0 ]. v. N" W6 xNET "RESET_B"  LOC = "P104"  ;
9 H( `3 L; f! b* ENET "RST"  LOC = "P100"  ;
NET "STV"  LOC = "P99"  ;
7 b' n& R& i0 x  I8 j
: t- ^. q" |/ j5 J3 g  F8 U# T5 k#PACE: Start of PACE Area Constraints
4 m# t& Y8 Z9 ?* O4 d, a' s
9 R8 z- P: r* D+ H#PACE: Start of PACE Prohibit Constraints
' `$ U# ^! m3 Y8 F3 p! I. F
#PACE: End of Constraints generated by PACE

handwin

謝謝兩位大大的協助     問題已經解決了       是我自己沒將全部訊號給reset  改了以後   post simulation就可以過了

但是又出現另一個問題,    我在上述程式燒錄在spartan3 XC3S400上     用示波器看  結果都沒問題
/ a3 c! B! B7 ~, K0 m' ~. ~
) q8 \5 ], b* q8 ?3 Q% F1 W不過當我將程式環境改在spartan3 XC3S200上   可以合成也可以實作    但是做 post simulation  就又出現上述訊息了  還有我沒有下timing

constraint  我的ucf如下
& f( f6 {* s, [
#PACE: Start of Constraints generated by PACE
  @2 H$ ]( ~3 x& x% |3 d
#PACE: Start of PACE I/O Pin Assignments
" B; t' j" g2 @( ]. Y4 [- w* vNET "CLK"  LOC = "P155"  ;
NET "CLK_N"  LOC = "P149"  ;
" u- x+ N/ u3 w7 ^- e- `, O& i  eNET "CLK_P"  LOC = "P147"  ;
; N4 Q2 F' s+ r  a6 l. L" L9 ^3 BNET "RESET_B"  LOC = "P152"  ;
NET "RST"  LOC = "P144"  ;
7 k) {3 _2 b& i& ^* o2 @; uNET "STV"  LOC = "P141"  ;

#PACE: Start of PACE Area Constraints
9 j& ^4 \; H# H( c0 e& c$ O" f
#PACE: Start of PACE Prohibit Constraints

#PACE: End of Constraints generated by PACE
. R& ]6 H6 w# s' _; y) f  u/ m
順便請問一下版大   您說的pin assign到同一區是什麼意思    因為我必須將接腳都assign到rsds接腳那邊  不知道這有影響嗎?
' e9 `( T( I+ o( ^/ Q! c/ r# |                                                                                                                                    
$ f7 S/ z! K/ m7 ?6 I5 [謝謝
& K% S8 S2 M! f3 }0 e
5 e& B2 d4 W( H: Y9 i  B* ][ 本帖最後由 handwin 於 2007-5-25 10:52 AM 編輯 ]

jason_lin

最好是把UCF file貼上來看看^^
0 |* }  @0 Q% P: o0 ?& A這樣比較好找問題,看起來是Timing的問題,要知道你怎麼下限制的.

masonchung

請確認一下自己assign 的 pin location 是否在同一個區域
' {# V% k( T. m看起來是 setup time的問題

handwin

不好意思 剛剛忘了列出  時序驗證的錯誤訊息
0 ?, k% Y5 k9 Y) k
2 a2 |5 n% m3 ~1 m# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
, K* ?. O/ c8 h6 G7 _+ S/ f3 J#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_4\
4 O3 u. [2 U6 `" |5 J# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
" z/ M9 O( Q; Y- g1 K7 n#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_1\
4 Q. q1 m3 X/ C, M+ U- g7 t2 y# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
$ B6 m% @, p( i1 C* [1 G#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_2\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
; C* @5 {9 I. x#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_3\

% M- S) R/ g$ m4 m
& {- _: j5 `8 M7 Q
0 _# _% I2 m+ Q# ^; d會這樣大概是什麼原因呢?