請教各位先進一個有關post simulation的問題

handwin

我測一個計數器例子,我先用Xilinx 的ise跑出該計數器的netlist後,到ModelSim將原始程式與testbench

以及netlist一起做post simulation(sdf file 以及Xilinx的元件庫都有呼叫進來),但是在觀察波型的時候
" S- P6 X1 V' W- l/ u! J+ D
2 p. C: t8 {/ |) a) _會發現如果testbench內沒有加上 `timescale 10 ns/ 1ps  會沒有輸出波型產生;如果加上去後才會
" ?% `* G7 U7 d7 U; D! h0 j
$ K6 Q0 O) `( [# }; ?  y: O有輸出的波型產生,想請問一下為什麼會有這樣的差異呢?麻煩大家了

handwin

1.大大您好,首先非常謝謝您的解答,不過您所說的應該是功能驗證,不包含時序驗證;而發問的問題發生在時序驗證的階段.階段上有其不同的目
& E1 K9 L, Z( s' V+ D" M   的.
2.之所以要加入netlist一起編譯及模擬是為了得到各元件的內部延遲時間,而呼叫sdf file是為了得到元件外部連線的wire load delay(我也不確定
3 X  A% ^& y" n! W# P   詳細情形是不是如此,有誤請前輩們予以指正)
+ d( N+ `4 [# l3 H7 D3 D
9 b/ T6 L( S% z7 |[ 本帖最後由 handwin 於 2007-4-13 09:31 AM 編輯 ]