如何加速設計時序收斂，提升元件生產力？

chip123

XILINX推出完備邏輯設計解決方案  全面支援最新Virtex-5 LXT平台
4 ]9 C* g2 M" n7 e全新8.2i版ISE、PlanAhead與Chipscope Pro設計軟體  可加速設計時序收斂並提升Virtex-5 LXT FPGA元件之生產力
) k; j& V1 O/ U0 |" E
7 }0 x' ?) I& @  A       全球可編程邏輯解決方案領導廠商Xilinx(美商賽靈思)公司(NASDAQ:XLNX)今日宣布，其包含ISE™ 8.2i設計套件的完整邏輯設計解決方案現已供貨上市。此創新解決方案可支援業界首款具有硬式編碼PCI Express® Endpoint與三模乙太媒體存取控制(MAC)區塊的最新Virtex™-5 LXT平台FPGA。ISE 8.2i版提供獨特的整合時序收斂環境以及強化生產力的功能，讓使用者可充分發揮Virtex-5 LXT系列元件的連結能力、效能與功耗等優勢。此款更新版ISE™ 8.2i工具套件包含8.2版的ISETM Foundation、ChipScope Pro™ 以及PlanAheadTM 設計與分析工具的最新服務軟體。

# x- p8 o6 @  N8 B       ISE 8.2i版提供一個可充分運用Virtex-5系列元件優越的繞線架構，並以最少跳躍數支援區塊間連結能力的改良式對角繞線；也可支援許多Virtex-5LXT功能的建置環境，其中包括具備業界最低功耗的65奈米收發器，於每個通道中以不到100mW的功耗，提供3.2Gbps的傳輸速率。

完備設計解決方案
9 H8 e3 w. o' g. S8 A8 v
: ]: G1 e3 g( e        ISE 8.2i版設計套件的豐富功能可協助設計人員以Virtex-5 LXT元件達到效能目標，並具備更高的確定性與縮短完成設計收斂的時間，讓Xilinx的顧客在進行最大規模的FPGA設計作業，仍然能維持領先業界的效能。以獨特的ISE Fmax™技術為基礎，ISE8.2i設計套件具備下一世代實體合成，可針對Virtex-5LXT設計方案的前置繞線與後置繞線進行最佳化。此外，ISE8.2i設計套件亦為ExpressFabric技術
3 q! v. c* h  `0 E& `提供強化實體合成支援，可降低邏輯層與訊號延遲時間，同時可更有效率地將設計加以封裝。

  n) j) x+ ~* p! s# h$ p       ISE Foundation 8.2i版：此套件為Xilinx具代表性的設計環境，可提供設計業者由前端到後端的完備設計解決方案。ISE Foundation 8.2i版內含可讓設計業者將邏輯與實體設計領域緊密結合的整合時序收斂環境，可自動將限制輸入、時序分析、電路圖規劃與建置報告等作業互相連結(cross-probing)，以便提供較佳能見度以及更有效率的進行時序收斂與除錯設計作業。
9 C1 ?0 B8 v% R% C
       ChipScope Pro 8.2i版：此套件可以系統速度或接近系統的速度來進行on-chip除錯作業。如同一個附加(add-on)選項，ChipScope Pro 8.2i版解決方案可減少高達50%的驗證週期。現在，ChipScope Pro 8.2i的使用者能藉由Virtex-5 LXT系列平台FPGA的整合PCIe 區塊，而獲得on-chip驗證設計的優勢。

" {8 N- ]) _7 N3 `! f1 oWASSP分析

       PlanAhead 8.2版允許設計業者得以利用區塊基礎的設計方法將線路壅塞降到最低、簡化時脈與互連的複雜度，並提供更多的建置方法以防範下游產生問題。併用ISE 8.2i版與PlanAhead 8.2版軟體，可提供相較於競爭產品而言，雙倍速度等級的效能與成本優勢。PlanAhead 8.2版也包含可在Virtex-5 LXT FPGA設計上進行WASSO分析的功能，其允許使用者可更為簡易地在FPGA元件輸出的當下限制由地面彈回的數量，並且避免由FPGA所驅動的其他元件運作所造成的干擾。