bandgap無法將壓差降低

layoutarthur824

近日在調bandgap
可是卻卡在壓差不能降低導致ppm過高
.35製程
2 W8 s2 q/ l- t4 w  Sop db65
不知道毛病是出在哪  按公式try了很久壓差始終在0.4v
' [9 m3 b* X" ^7 t# T5 f- }不知是OP還是帶差出了問題??
- V* _! q3 k$ `. @. z請各位大大幫忙


6 g# E& E# Y( U3 Y  t0 x, q) W以下是 bandgap voltage reference 的相關討論:
bandgap voltage reference?
5 r- u5 s' M7 {bandgap voltage reference?
關於CMOS的正負Tc
" c9 g* ^, ^4 q# p  `" `7 M如何在CMOS process 中做好溫度感應器?
請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
& {* K1 T1 a, M! XBandgapDC扫描温度特性时,不能正常工作


6 h% a# l9 G, h7 O  M3 O* L
[ 本帖最後由 sjhor 於 2009-3-17 05:52 PM 編輯 ]

JUI

謝謝大大無私的分享，感恩
, k) {8 U4 n5 ^: {9 R5 _

layoutarthur824

謝謝各位大大幫忙~我終於TRY出來了
: g' Z. h; s# Y9 n! G最後是調帶差電阻比例和帶差的電流鏡
. R' B& h& r9 H$ }$ V- z5 w5 }1 Z& k我是正溫度電阻和負溫度電阻沒做好比例關西

gimayon

通常給 PMOS 的 電壓都是 HI LEVEL , 你調轉態點把 INV 輸出為 HI ?

7 M7 t/ [, S: ^* O( Q2 k' d根據我的經驗 這種 BG 比一般型多一種穩定點  就是穩定在有小電流流經兩旁電阻

" E) Y1 E! A, y. z! F此時 OP 的兩端電壓會相等 電路就穩定
: l$ q$ v4 [4 h  Z8 r
, S2 x2 n9 d/ F. ]6 u1 l$ z所以我都是用 OP 輸出端外掛的電容當 START UP
/ z, z' B4 j! V! b& B* A, s( c
; ?: r* ?* X9 M' p" U因為上電瞬間  此電容是定電流充電 與 VCC 會有很大的 電壓差

. j9 v0 e; i: }5 |: I! g加上 BIAS 也要啟動時間   所以應足夠 START BG

" z3 z* q+ q  u% {$ n+ P) s/ B也為了穩定 我會用 OTA 架構 OP  因為它的主極點在輸出端
) K3 Z5 x( Y% t0 N) N! Q
BIAS 下端 掛 PNP 能幫足改善電流對溫度變化  RAZAVI 有寫

3 ]; g8 D, c! ]6 b. ?, q2 y- g6 t, M建議你看看 MS3 的流過電流對溫度     

! G% `* ]- _: |# A% M- W2 k.PROBE I(M*)

layoutarthur824

回gimayon大大
5 w/ G6 L& ^6 [) V( ?$ L" [下圖左半部是 start-up
4 }3 u( U% R, M6 F! N# L! d$ A7 h  ]正常工作時可以使我的MS3在截止
請問為什麼說我的op bias 溫度影響很大??
(該點變化量我剛去模擬在2.42~2.27V )
) @) I" C% }, e& F: ~# U+ F# Q主因是什麼呢?我真的不知道,麻煩請解惑?
1 w1 ~$ n. ]4 U2 o, D3 J- ^因為不少人也是用這種電路當bias的
# L7 R$ N. k' z& M* n9 i5 A
回finster大大
我的M1M2的GATE 電壓範圍是在2.28~2.08V
以下是我反接VINN和VINP的結果 FF是0V失敗的沒點出,(黃色SS褐色TT)

3 R) g4 P. C- Y. @我的bjt顆數比為8:1
我的電阻是用ND電阻,其阻值我列上圖了
我上面那兩顆PMOS的size為w=2.1u  l=0.7u
; `# v/ S* y! O# L0 @
[ 本帖最後由 layoutarthur824 於 2009-1-15 04:46 PM 編輯 ]

finster

1. 建議你先把start-up電路拿掉
2. 請標註一下你OP的output是接到bandgap reference circuit的那一點
3. 請看一下你上面那兩顆PMOS的Gate電壓在正常運作下其電壓為何?因為有可能你的OP的input的端點接反了
: q8 T! U5 Z5 I" ~4. 你的bjt顆數比為多少?你的電阻用那一種type電阻,其阻值又為多少?
; o9 R. M5 C+ ?. C" |% N5. 你上面那兩顆PMOS的size為何?

gimayon

你這是什麼鬼電路?
6 k. U6 @! W3 c
下圖左半部是幹啥用的? start-up?

如果是? 你肯定 start-up 後 上左2那顆能關閉?

如果不是...還請指教是幹啥的...
* H& D6 r0 t* l% e
+ y; `! k+ V4 F8 v8 A+ Z你的 op bias 電路對溫度影響很大 換掉吧

layoutarthur824

TWO STAGE OP:

帶差:

大大如您說L加大,所以我就將OP的M7的L從1u變至3u
確實高溫時會下拉了(三VREF:SS FF TT)

但是我的OP增益卻下降到很低
; C' e6 t% b3 X4 b4 N* M; D- e壓差都維持0.6V,之後FF SS TT卻都會差很遠
請問大大:
1.有什麼辦法可以讓SS TT FF這三種模擬值可以相近?
& t1 X! q$ H5 D: ]+ [, `2 I" \. a2.我想將壓差壓到0.01V~0.02V?
3.M7(TWO SRAGE)的L提高但OP的增益卻下降了,是我動錯顆MOS了嗎?
現在正苦於以上幾點,始終try不好,麻煩大大不吝指教
! Z  p  i6 g- L5 i- U2 v
1 R6 n) x( ]4 X( [; M7 i' h% x8 ?[ 本帖最後由 layoutarthur824 於 2009-1-14 03:47 PM 編輯 ]

gimayon

我所謂的一般是指 vref = 1.25

- a# `2 f, T# k' J/ `& g! l你還是秀圖吧~~

# ]/ M+ Z. W% \3 |% i+ r& F" bmos 的 L 不要用太小 否則高溫時漏電流很大 會影響高溫時的 vref

layoutarthur824

回復gimayon大大
我用的一般型的BANDGAP(VREF=0.8V)
+ F  g" q! @/ {) q) b# @& F# bOP離開工作點是指沒在飽和區嗎?
這樣的話我OP要怎樣讓他進入工作點讓模擬高溫時拉平
) }7 I. x( w& l3 }我才疏學淺  麻煩指導  謝謝你

gimayon

如果你用的 bg 是一般型的 (vref=1.25)
3 k# Z8 O5 ?2 D2 _0 y似乎提共正溫度參數電阻不夠
至於高溫上拉 只是 op 離開工作區造成的

6 ^9 M# j( a9 ~- s( v) j如果是零溫度電流型  把 決定電流的電阻加大試試...(delta VBE 那顆)