bandgap無法將壓差降低

layoutarthur824

近日在調bandgap
可是卻卡在壓差不能降低導致ppm過高
.35製程
op db65
不知道毛病是出在哪  按公式try了很久壓差始終在0.4v
不知是OP還是帶差出了問題??
請各位大大幫忙
& k% w; G& S" z: X0 X# h8 e
+ _& b; {/ K6 Z
$ L$ o$ N! a; Z% i5 P$ r* V+ `6 p以下是 bandgap voltage reference 的相關討論:
% @( s2 u4 M5 `$ U3 x" N0 l. Tbandgap voltage reference?
bandgap voltage reference?
關於CMOS的正負Tc
9 t* T3 r& \4 j; ?  S; |8 q如何在CMOS process 中做好溫度感應器?
請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作
4 X  @+ e: ]& B0 ], S# V- H3 B
3 I* p5 N" _  z- `( d% ?. |/ I! J
0 R7 Z6 ]% w2 l
[ 本帖最後由 sjhor 於 2009-3-17 05:52 PM 編輯 ]

gimayon

如果你用的 bg 是一般型的 (vref=1.25)
似乎提共正溫度參數電阻不夠
至於高溫上拉 只是 op 離開工作區造成的
4 q4 _  H) |8 X7 X& z
如果是零溫度電流型  把 決定電流的電阻加大試試...(delta VBE 那顆)

layoutarthur824

回復gimayon大大
我用的一般型的BANDGAP(VREF=0.8V)
OP離開工作點是指沒在飽和區嗎?
" {1 ^. V6 ~, W; q* d/ m2 r( C& K這樣的話我OP要怎樣讓他進入工作點讓模擬高溫時拉平
/ }% N4 d0 a6 J4 K我才疏學淺  麻煩指導  謝謝你

gimayon

我所謂的一般是指 vref = 1.25
4 {+ F3 ~2 q* e0 k+ ?/ d
你還是秀圖吧~~

, K0 A8 d' ?9 m: M5 k5 kmos 的 L 不要用太小 否則高溫時漏電流很大 會影響高溫時的 vref

layoutarthur824

TWO STAGE OP:
' H3 b* ]: Y4 I/ S7 N5 Z8 q. p
- U; C- Z: X* E6 y3 O6 b帶差:

大大如您說L加大,所以我就將OP的M7的L從1u變至3u
/ z+ y7 W& ^) s, W9 h. O確實高溫時會下拉了(三VREF:SS FF TT)
5 n# M3 b+ j; }: S
但是我的OP增益卻下降到很低
( r& c: T! P0 N4 j+ M- n1 M壓差都維持0.6V,之後FF SS TT卻都會差很遠
6 c% b- K6 \/ q: W' d! V$ f* ?8 E請問大大:
1.有什麼辦法可以讓SS TT FF這三種模擬值可以相近?
4 B9 b7 o5 f& |) b: ~% J2.我想將壓差壓到0.01V~0.02V?
3.M7(TWO SRAGE)的L提高但OP的增益卻下降了,是我動錯顆MOS了嗎?
現在正苦於以上幾點,始終try不好,麻煩大大不吝指教
8 H) E, A9 f. p8 U6 |. N
[ 本帖最後由 layoutarthur824 於 2009-1-14 03:47 PM 編輯 ]

gimayon

你這是什麼鬼電路?

下圖左半部是幹啥用的? start-up?

; Y' q+ o% T5 E' {如果是? 你肯定 start-up 後 上左2那顆能關閉?
, J6 s+ ]/ Y. Q4 E( y; u
0 Y: h$ d1 u/ A0 U9 n如果不是...還請指教是幹啥的...
4 R8 |) w1 p$ g5 N
5 M4 x/ \( X6 y! u3 z) ^& P, H你的 op bias 電路對溫度影響很大 換掉吧

finster

1. 建議你先把start-up電路拿掉
2. 請標註一下你OP的output是接到bandgap reference circuit的那一點
# X7 n; p( M  m; _9 C8 @: u/ l  F3. 請看一下你上面那兩顆PMOS的Gate電壓在正常運作下其電壓為何?因為有可能你的OP的input的端點接反了
3 i2 a+ h: w$ V# @% V  h' Z3 M& y0 [4. 你的bjt顆數比為多少?你的電阻用那一種type電阻,其阻值又為多少?
2 U+ y9 {9 K8 @4 ^6 P/ L; h2 P5. 你上面那兩顆PMOS的size為何?

layoutarthur824

回gimayon大大
下圖左半部是 start-up
正常工作時可以使我的MS3在截止
3 P6 i* N/ ~; ~4 V請問為什麼說我的op bias 溫度影響很大??
: t, W. @6 m6 @; \5 {/ d! v, o! S(該點變化量我剛去模擬在2.42~2.27V )
' n9 G, |7 H6 {8 Y8 c* P- U: n$ z* r( o主因是什麼呢?我真的不知道,麻煩請解惑?
因為不少人也是用這種電路當bias的
) f8 b- F, B8 Z
$ N* a2 V' I* K4 B3 V回finster大大
9 U" B7 P% ?# Y5 @8 H- c我的M1M2的GATE 電壓範圍是在2.28~2.08V
- N/ g; W- N: D; C5 C0 L以下是我反接VINN和VINP的結果 FF是0V失敗的沒點出,(黃色SS褐色TT)

2 O. t# N) @. }5 s) X9 {/ _我的bjt顆數比為8:1
我的電阻是用ND電阻,其阻值我列上圖了
我上面那兩顆PMOS的size為w=2.1u  l=0.7u
1 C; F) Y/ k8 z: H
[ 本帖最後由 layoutarthur824 於 2009-1-15 04:46 PM 編輯 ]

gimayon

通常給 PMOS 的 電壓都是 HI LEVEL , 你調轉態點把 INV 輸出為 HI ?

; [# Z2 i! O2 ?根據我的經驗 這種 BG 比一般型多一種穩定點  就是穩定在有小電流流經兩旁電阻

9 @( m+ I8 z+ I  y7 }# N此時 OP 的兩端電壓會相等 電路就穩定

所以我都是用 OP 輸出端外掛的電容當 START UP
9 K" S2 d) F* r, L
8 I3 g  K) Y6 u7 W因為上電瞬間  此電容是定電流充電 與 VCC 會有很大的 電壓差
9 n' B% ^/ `' V' y3 P( d3 K
  ^2 M# i( z8 Q. C加上 BIAS 也要啟動時間   所以應足夠 START BG

' n" S& I3 M% j6 u( _也為了穩定 我會用 OTA 架構 OP  因為它的主極點在輸出端

BIAS 下端 掛 PNP 能幫足改善電流對溫度變化  RAZAVI 有寫
5 e& f! M6 N2 O/ @$ c
& V: a& G: i9 |$ p- N' o建議你看看 MS3 的流過電流對溫度     
+ [& r& Z2 ?. R0 t+ s7 W& V' c3 ?
.PROBE I(M*)

layoutarthur824

謝謝各位大大幫忙~我終於TRY出來了
4 E. I7 I( U2 V+ k  f最後是調帶差電阻比例和帶差的電流鏡
我是正溫度電阻和負溫度電阻沒做好比例關西

JUI

謝謝大大無私的分享，感恩