Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6887|回復: 2
打印 上一主題 下一主題

[問題求助] Verilog電路編碼的問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-1-7 18:59:05 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
各位版上大大好,最近在學習寫Verilog,學長拿下列兩個電路要我們用Verilog的Gate level去實現它,請問各位版大,有人知道要怎麼做比較好嗎?請給我一個方向,因為現在還不知道下面這兩種電路的實際電路是什麼,所以請各位教我如何用Verilog去寫。9 K6 H! Z0 @+ P9 g  E0 Q8 u# Y

: u' J3 V& q6 [& u7 _1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree, e, s7 t% L; r# u
* p! U* o" Q1 d
2)A 16-bit Ladner-Fischer adder.
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 03:06 PM , Processed in 0.099013 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表