Verilog電路編碼的問題

i543421

各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。
" b2 Q& C4 K" a4 N
, E. K: K, }' B9 z3 o1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree

0 h: y( @- _5 u! l2)A 16-bit Ladner-Fischer adder.

masonchung

應該先知道這兩種電路的實際架構 才能用 verilog coding 出來

. g3 Q* j8 z# m/ l$ i" N% ^! x5 }[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]

johndoedie

先了解實際電路才有辦法實現

% b! U4 o5 Q& {1 ]2 J& C. T推薦以下兩本
4 j/ h5 J7 h! \& m7 U; k
Computer Arithmetic: Algorithms and Hardware Designs
2 F3 G0 e/ `7 _. D' M by Behtooz Parhami
; E" |- U: q' s2 ]' `
Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter