Verilog電路編碼的問題

i543421

各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。
+ k7 C  o& l3 w! p& m; u
1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree
7 ^5 H3 q0 |3 Y6 p9 l
( I. l! U. o7 o2 s9 t+ A2)A 16-bit Ladner-Fischer adder.

johndoedie

先了解實際電路才有辦法實現
5 D  N7 R+ Q; n2 O. v
推薦以下兩本
) u0 F' ]: S0 q& P$ e
# U, }7 t: L3 ^) |9 f: YComputer Arithmetic: Algorithms and Hardware Designs
by Behtooz Parhami
) }6 H2 c* e& d3 w1 t  u) }! W
3 ?/ |- d% |+ @. Y! \! XSynthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
3 B% Z% P; e" \0 O) K* T by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter

masonchung

應該先知道這兩種電路的實際架構 才能用 verilog coding 出來

[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]