Verilog電路編碼的問題

i543421

各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。

1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree
) z5 A, c1 |# d, k6 u5 K3 t
2)A 16-bit Ladner-Fischer adder.

masonchung

應該先知道這兩種電路的實際架構 才能用 verilog coding 出來
: ]8 O" T  Z) S4 }# H/ ~! ]0 y/ H
$ ?! z2 @2 g. u. C& G[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]

johndoedie

先了解實際電路才有辦法實現

推薦以下兩本
3 ]" K% z2 [; ]% p
Computer Arithmetic: Algorithms and Hardware Designs
by Behtooz Parhami
7 g  _/ O& o% d1 l: ^, ^: M
. ~5 t, d* [& S$ _5 ISynthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
! g9 ?9 v' Z" j by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter