Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 11303|回復: 19

[問題求助] 針對IEC6100-4-2的on-chip ESD 保護設計

[複製鏈接]
發表於 2008-12-30 15:56:44 | 顯示全部樓層 |閱讀模式
請問如果我的IC本身已經達到HBM +/-4kV的要求,但是當客戶在system level上打ESD的時候IC內部的電路有部份電晶體被打壞,那麼我還可以做什麼?' ]  u0 P% F7 i. W& Z+ q
有沒有針對IEC 61000-4-2 的on-chip ESD 保護設計? * ?( G0 t4 i8 j$ r* L+ X
我個人認為當IC 啟動的時候,所有ESD Clamp 和ESD diode 是完全在關閉的狀態,所以即使hbm過了+/-4kV,system-level亦不一定過+/-15kV1 x7 b$ o" F9 r  l6 a
我的想法正確嘛?
9 w2 w7 P# J. V7 z謝謝....
 樓主| 發表於 2009-1-10 00:40:29 | 顯示全部樓層
好像沒有人遇到這個問題.....( o4 w+ |1 d# ?% ^! r
這兒有沒有人負責IC ESD 設計?
發表於 2009-1-17 10:54:01 | 顯示全部樓層
System-Level是說沒有機殼的搭配嗎- q( y  P) g/ ]6 z6 {
目前這樣的問題+/-15KV也是diode的設計基本值了
7 o) N2 z3 U1 {所以越好的diode啟動保護越快效果越佳
4 q/ J$ R/ _6 C! l( S. G3 Q1 p但因為是limit值所以會有穩定的誤差值1 u3 p2 x. H! l( e  \: |6 ]
大部分要搭配機構去防護
 樓主| 發表於 2009-1-19 15:09:34 | 顯示全部樓層
是呀, 沒有機殼的搭配, 只是加上一些PCB的external component,我們的客戶說打ESD GUN 是把我們的IC被打死,要求我們改善.' @- k" t( S: k+ ?0 U6 }
請問你所說的didoe 是IC PAD 內的diode,還是IC 外的TVS DIODE?
( m' }' R1 K, F3 j9 A客戶不用TVS
發表於 2009-1-20 16:04:30 | 顯示全部樓層
原帖由 ritafung 於 2008-12-30 15:56 發表
1 }) w- a% r- L請問如果我的IC本身已經達到HBM +/-4kV的要求,但是當客戶在system level上打ESD的時候IC內部的電路有部份電晶體被打壞,那麼我還可以做什麼?
0 W0 s2 c- m- I$ R有沒有針對IEC 61000-4-2 的on-chip ESD 保護設計?
2 T/ m- W8 }' m7 j我個人認為當IC 啟動 ...

" w/ G9 x5 G/ i7 q
& \# P+ |) p' T) C我有过这方面的经验,我们的片子hbm-6k没有问题,system level 15k也没有问题,外部没有加任何的钳卫器件。不知道你的片子里面用什么样的结构,不要用gcnmos,ggnmos可以用但是目前看来效果不太好,scr的效果很好

評分

參與人數 1Chipcoin +2 +2 收起 理由
semico_ljj + 2 + 2 对大家有帮助。

查看全部評分

 樓主| 發表於 2009-1-20 18:56:37 | 顯示全部樓層
請問你有沒有做一些ESD detection 的circuit? 我們做的是mix-signal, 很多時候打system level 是IC 當機.. 我可以做些什麼? 我的片子那麼好... 我們的有~100根pin,要達到4kV已經是很好了: z6 X0 t9 r& X4 @9 N/ N- N
ESD protection 則用PNDIO + RC-GTNMOS
發表於 2009-1-20 21:08:46 | 顯示全部樓層
"ESD protection 則用PNDIO + RC-GTNMOS",这个是不是代工厂提供的标准IO?
發表於 2009-1-20 21:10:46 | 顯示全部樓層
SCR是不错,但是几乎所有代工厂不推荐,也不提供,LatchUp可能是主要问题。SCR研究的很多,主流量产产品好像不多见。
發表於 2009-1-21 11:42:24 | 顯示全部樓層
原帖由 ritafung 於 2009-1-20 18:56 發表 1 ?: o  w8 }$ Y& w. Q+ y
請問你有沒有做一些ESD detection 的circuit? 我們做的是mix-signal, 很多時候打system level 是IC 當機.. 我可以做些什麼? 我的片子那麼好... 我們的有~100根pin,要達到4kV已經是很好了
% S8 [4 E! {& E6 CESD protection 則用PNDIO  ...

7 _" ?: R: {. k) v我们的pin比较少,没有像你们的那么多,不过那个成功的片子用的是scr结构(完全利用其击穿机制,没有加任何的detection circuit),是自己做的,代工厂没有提供相应的参考结构,现在已经量产,也做过相应的latch-up实验,并且pass.不知道兄弟用的什么样的结构,可否详细的描述一下,如果可以,我愿意尽自己的微薄之力的。
 樓主| 發表於 2009-1-21 11:53:47 | 顯示全部樓層
原帖由 semico_ljj 於 2009-1-20 09:08 PM 發表
& e: J9 a$ n( L6 U5 @$ Y3 z& Q, w"ESD protection 則用PNDIO + RC-GTNMOS",这个是不是代工厂提供的标准IO?
: p% O# A7 ~9 T. M: z/ j
這是代工廠的建議# p4 A" ]; d) W7 x" r# l; V; L
而我們則覺得它是最省空間, 我們的ESD design 全是custom 的, 沒有用代工廠的標準IO library
 樓主| 發表於 2009-1-21 12:02:24 | 顯示全部樓層
原帖由 semico_ljj 於 2009-1-20 09:10 PM 發表 9 ~/ [- a& A0 b* M3 F% v/ |. _3 D
SCR是不错,但是几乎所有代工厂不推荐,也不提供,LatchUp可能是主要问题。SCR研究的很多,主流量产产品好像不多见。
4 I0 {" T1 ?% E% u' Y4 Z; o7 y
SCR放電的能力是非常好,但它對Process的variation亦非常敏感,所以我們都不會用..大家亦不希望量產時有任何失誤而賠錢...做研究就好,用在產品就免了0 p* z8 b/ N  |% Z4 t7 q+ K5 T
但我聽說大陸有很多的設計是用SCR的
發表於 2009-1-21 13:30:29 | 顯示全部樓層
SCR也试着做过,HBM效果很好的,但是不敢推广!呵呵,“Process的variation亦非常敏感”,想挑战8KV以上的可以尝试
, _" @$ o& n. O( K$ ~: ?# }
" Q, n+ s; {; j8 a[ 本帖最後由 semico_ljj 於 2009-1-21 01:40 PM 編輯 ]
發表於 2009-1-21 16:45:25 | 顯示全部樓層
关于芯片级的esd,我们同一个片子做过ggmos/gcmos/scr三种结构,也有过相应的验证,HBM8k没有问题,但是拿到系统级上面,ggmos/gcmos无法满足客户的15k要求,只有scr结构能够ass,而且我们选的工艺比较稳定,所以选用了scr。个人感觉,pass15k,常规的esd结构很难,其中gcmos的结果最弱(有实验证明的),ggmos居中,scr最好,关于PNDIO + RC-GTNMOS,我没有用过,但是根据别的项目的经验,貌似想pass+/-15k很难

評分

參與人數 1Chipcoin +3 +3 收起 理由
semico_ljj + 3 + 3 细致。

查看全部評分

發表於 2009-1-21 20:38:01 | 顯示全部樓層
代工厂普遍采用“PNDIO + RC-GTNMOS”,不知为什么?当然还有只用Diode的。是不是这种结构最成熟稳定。  m9 X9 ~/ {7 y' B- |
“gcmos的结果最弱”倒是不清楚,觉得gcmos开启速度比ggmos快,应该比ggmos更好才是啊。SCR当然是最好的!* y; k5 Y& f' c: O/ o
pass 15K 是什么标准要求这么高啊,以前没做过。
 樓主| 發表於 2009-1-22 11:02:33 | 顯示全部樓層
原帖由 semico_ljj 於 2009-1-21 08:38 PM 發表   T4 Y- L7 D' ]* e/ Q. d
代工厂普遍采用“PNDIO + RC-GTNMOS”,不知为什么?当然还有只用Diode的。是不是这种结构最成熟稳定。* V! g; r! S$ x6 ?+ h) U
“gcmos的结果最弱”倒是不清楚,觉得gcmos开&#2155 ...

9 M9 i9 |, i: J如果只用diode而沒有其他的power clamp, 那麼在打VDD PS mode 就需要透過diode 的reverse breakdown, 這樣的話ESD的抵抗能力一定會只有幾百伏左右.0 [# P  `/ |* ]# ]4 p. r8 }

1 k! k& c! u5 U. v2 h2 v% c2 m15k 是IEC61000-4-2是system 上的ESD 要求
( k' @7 Q" r' X  Q' L% p: B  iAir discharge 一般要+-15kV- r. n1 {. Q% ~# |" L- S- K
Contact discharge 一般要+-8kV
6 Q2 G/ J" @4 l9 S+ Q這個跟JEDEC/ESDA 的HBM standard 是完全不同
! Q& d+ Z( f$ l2 F. N) @
9 u4 @3 j1 ?5 ^# l[ 本帖最後由 ritafung 於 2009-1-22 11:06 AM 編輯 ]
發表於 2009-1-22 11:17:29 | 顯示全部樓層

回復 15# 的帖子

"如果只用diode而沒有其他的power clamp, 那麼在打VDD PS mode 就需要透過diode 的reverse breakdown, 這樣的話ESD的抵抗能力一定會只有幾百伏左右."这句话有误!实践证明,foundry提供的只有DIODE的标准IO,可以通过至少2KV∼3KV以上!到了亚微米的工艺,厂商就是推荐直接采用Diode的ESD保护。& ]. Y  v% }8 b3 X. q$ W7 X% N
Diode到底好还是不好,大家可以进一步讨论。
 樓主| 發表於 2009-1-22 13:30:20 | 顯示全部樓層

回復 16# 的帖子

那就奇怪了) t( O. \, o8 {+ j
我對標準IO 的了解不是很多,所以不知道它除了diode以外還有沒有其他的配套9 E+ x7 Y$ B8 p) t5 l0 k
Foundry給我們的ESD design rules都有提到,如果I/O 用diode 的話,一定要有power-clamp* C# t  p) W6 P  I" o7 ?" `) b
而在我們的產品內,power clamp 的設計就是GTNMOS
- [+ f7 ~) R  z/ Y
, a6 K, i: V2 q  D[ 本帖最後由 ritafung 於 2009-1-22 01:42 PM 編輯 ]
 樓主| 發表於 2009-1-22 13:40:34 | 顯示全部樓層

回復 13# 的帖子

你的GCNMOS的電阻有沒有調效不同的電阻值?! F1 e+ W% y; `% `6 k8 t1 D8 ^
我們通常會先做一些test key,然後用TLP測試它的I-V curve而選出最小面積和最高It2值的T/K 來設計產品的ESD 保護電路
& x% ?8 A4 k& ~& y, N) V( `如果沒有TLP,可直接用MKII機台打ESD
發表於 2009-2-3 15:43:49 | 顯示全部樓層
原帖由 ritafung 於 2009-1-22 13:40 發表 4 k5 `' m8 O5 s% f  l
你的GCNMOS的電阻有沒有調效不同的電阻值?
" S" o, e) }+ h我們通常會先做一些test key,然後用TLP測試它的I-V curve而選出最小面積和最高It2值的T/K 來設計產品的ESD 保護電路1 D- p* Q9 A2 b' n
如果沒有TLP,可直接用MKII機台打ESD

8 Z, @+ r( ?7 N. Z# s有调过的,在芯片级8k没有问题的,但是系统级就不行了。我们没有做TLP,自己倒是做了ESD TEST
發表於 2010-11-29 18:48:26 | 顯示全部樓層
System level ESD 與 Chip level ESD 是兩個完全不同的規範,Syetem ESD 也是模擬 Humam body model ,但是放電能量要比 Chip HBM 大了約 5.6 倍 ( 儲能電容不同,限流電阻不同 ),所以 Chip 要直接承受System ESD 的 15 KV,可說是難上加難,一般系統會用一些方法把能量導走,不要讓 ESD 進到 IC,或是加分立式保護元件,才可能過的了15KV。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-23 07:03 AM , Processed in 0.151019 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表