QUARTUS II是否有正緣觸發的元件??

jimcooper

在Block Diagram的模式下
5 y8 O- T4 B  x2 G( P如果我輸入一個方波,而輸出想要得到正緣觸發的波型...
請問有元件可以辦到這個嗎??
$ B% |" S  w( e* X% I
我是有設計一個電路
  W) `# S* X6 y; P: }$ x
但是此電路的DATA輸入頻率如果比CLK還快的話,就會失效....
7 \6 f+ {$ v7 q4 f: i所以我想請問各位有沒有單純是正緣觸發的元件..

jimcooper

謝謝您的解答....
我會去試試看^^

jason_lin

還有須要特殊的Function時,我們再來討論討論一下^__^
希望對你有幫助!

jason_lin

Hi,
. H$ Q/ H9 u9 B! Z設計CPLD和FPGA跟設計IC不一樣,不是每個邏輯都可以自動做出來,因為軟體會最佳化掉你原本想設計的樣子.
$ n4 Y& Y' c% D2 `& e3 l此時須要下一些限制去達到你的需求,你這個例子不須要這麼複雜,幫你Design一個你須要的function,如附件圖(其中LCELL是Altera提供的Delay cell,在Altera lib裡).

jimcooper

先謝謝各位之前的回答^^
' O9 G9 o+ F; w* h但是我又發現到一個問題........
4 A  N# ^5 X; @5 O+ [8 q
* H/ ?# d/ X  u, Y) O" \1 N我在書上看到一種電路圖,應該是可以達成我要的目的才對
但實際上用TIME MODE模擬出來的卻完全沒效果,讓我感覺非常奇怪
3 C) B' N, W% [; [  r2 M& Y$ c以下
2 v/ e0 q, |: ^$ b1 ]) r
* N: [/ Y. k. V


( |2 C" i, E) A3 R9 F7 H
$ T+ ~! K1 O/ Y) X/ F7 Z& {8 m照理說用XOR的效果應該是 "1 0為1" "1 1和0 0為0"
但是從模擬的結果顯示,卻沒有XOR的效果??
1 g# f3 O  b( e% X  \3 M這是怎麼回事呢??
8 m, d' s9 e: |模擬跟實際硬體實驗會有差別嗎??

addn

您好
1.你的DATA 最小週期,OUT的脈波寬度的要求為何?
2.這功能,最簡單的跟本不須用到CPLD,FPGA,
' Z4 D8 z6 L* _4 g1 n/ Q  一個電容一個電阻兜成微分電路即可

jason_lin

基本上不管是哪一個軟體,根本沒這種元件,如果要這種元件,要自己設計.
; K& d4 O- N6 ?+ }$ U2 bPLUSE的寬度最好用一個clk去做,做成同步訊號,如果用gate 做delay去做,會比較危險!
加上你的圖怎麼沒clk訊號?只有DATA跟out1?
Data是clk吧?

jimcooper

5 F/ x3 |0 e9 u% L: E# ?以上是我直接對DATA及OUT做手動設定的.....我要的感覺是這樣
7 ~/ P) O+ s4 R1 U3 ]  T, F! gDATA是輸入,然後OUT是輸出,DATA在正緣的時候,直接輸出一個PLUSE,其他狀況則是低態
; I; \1 q- B, s) K0 Y. F
這個D型正反器有辦法做到嗎??

jason_lin

Quartus II當然有這個元件,用線路圖Design時,打開Sambol list,在primiives裡的storage裡面有個dff元件,這就是了呀^^

jimcooper

我算是初學者,設計上的經驗還不夠,以上是目前我所能想到的電路....
& l) L( ?' p9 `' P. t因為我找不到只有單純正緣觸發的元件..
不知道QUARTUS II是否有這項元件可以使用...
9 p8 D( m+ G( l, X) @
5 V3 v+ B7 C: r! Z8 a1 U  k9 i請各位幫幫小弟我這初學者...

masonchung

電路的DATA輸入頻率比CLK還快 這是設計的問題 不是元件的問題