請教兩個關于ESD的問題

hvpower

第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
9 }$ h2 Q8 m$ {9 I3 ~第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試

andyjackcao

原帖由 hvpower 於 2008-11-29 11:40 發表
第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
  T- ]7 R  `% i! Q# G9 j9 ~第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一 ...

我是这样理解的：
9 j7 g0 |. j& [第一個：输出PAD也要做ESD保护，否则这个NMOS管也容易损坏
4 ]5 f) g" D' k1 x8 D0 T" W$ w* n第二個：这是根据ESD测试标准来测试的，引脚由我们提供，测试公司只负责测试；
        我们选择一些具有一些代表性的引脚出来就可以了，不需要每个都测试；

alai

进入芯片的静电可以通过任意一个引脚放电，测试时，任意两个引脚之间都应该进行放电测试，每次放电检测都有正负两种极性，所以对I╱O引脚会进行以下六种测试：
& s; k6 o$ |* g4 ^1 r! g9 w4 T1) PS模式：VSS接地，引脚施加正的ESD电压，对VSS放电，其余引脚悬空；
' n& f; ~( J( s- o% h0 v2) NS模式：VSS接地，引脚施加负的ESD电压，对VSS放电，其余引脚悬空；
# t* h2 x, f! P. V$ \( i3) PD模式：VDD接地，引脚施加正的ESD电压，对VDD放电，其余引脚悬空；
/ g( _/ V! c% K  J- n. q4) ND模式：VDD接地，引脚施加负的ESD电压，对VDD放电，其余引脚悬空；
3 {* R8 O- O- _5) 引脚对引脚正向模式：引脚施加正的ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空；
2 ~9 u  {) K, f6) 引脚对引脚反向模式：引脚施加负的：ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空。
( n& M# i$ h* }# F- q# qVDD引脚只需进行(1)(2)项测试
  a& L. F5 ^6 ~( D$ h- H
应该是one by one 的测试，管脚多的话，排列组合就多，很费时的。

winter_dm

第二个：ESD测试都是有参考引脚的，也就是说某个引脚的ESD测试不是孤立的，而是相对于某个引脚的ESD电压，通常是对电源和地。因此，ESD测试都是一对引脚一对引脚地测试的。ESD测试还有不同的模型，如HBM,CDM等

hvpower

THANK YOU  ABOVE  

csleea

It must be tested one by one.  Or you may miss something?

wesleysung

1. 只要是有跟外界接觸的針腳都要加ESD保護電路
* ?9 }# s1 i) ~$ \, M2.每隻針腳都要測試　一根一根來你可以看JEDEC standard　

xiangxianga396

回復 7# wesleysung

第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
0 y; a2 F( T+ E$ g' W% D
每一个与外界相连的PAD都需要加ESD保护，无论是input,output,power pad.

+ J; K# i2 F3 U; V$ Q第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試。
" M6 ?, @: ^/ ]9 u* X2 ~! f
2 ^& Y- R7 {1 l0 P/ j* i只有严格按照JEDEC 的测试要求才能准确地反映IC 的ESD能力。
每一个power pad VS. 每一个power pad;
每一个I/O pad VS. 每一个power pad;
每一个I/O pad VS. 每一个I/O pad

tacopippen

看了這些文章
對esd protection又有進一步的認識了

wangdali163

每测一次，都要换新的IC吗？