|
回復 9# finster - l" y" r$ J: D; `9 t8 g
- t. I* F' n1 \! h, ?/ I% K
8 U9 X0 v* ^5 g Dear Finster大大% H* M- c( a5 V" h' t5 u9 ?( T2 o5 L
: }) q+ m2 {% G- W$ K d 附檔是我自己去歸納的兩個圖,對不起那麼晚回,因為案子剛告一段落,比較有時間來吸收~
v' Y9 T0 p9 K: o1 J/ B
% F4 c% r7 Q& R$ j2 f) z. p 前面提的問題第二點low-drop我懂了,後來回想一下問的有點蠢...//@__@\\...( f+ y6 m. e1 n% e; L
5 `8 B& _4 Z2 P& O 第一點問題部份F大大有說到,其實nmos/pmos皆可,所以我就再龜毛點,畫圖歸納了優缺點,而且討論起來比較清楚,
4 n/ X& [9 W2 b/ h& c, F1 l6 p 在比較方面依照/消耗功率/面積/drive能力/這邊事實上nmos都優於pmos(去看電流公式就知道了),如果要好的PSRR用PMOS比較好,這些都可以理解,/ r' H* E! U. P o& @6 s1 T
現在我比較疑惑的事2/3/4點的比較,分壓電組考量為何都用PMOS?Load /Line Regulation..pmos/nmos哪個好?(附表有公式定義)5 _6 Z/ j& V G( {7 L
還有你有提到第四點VGS/VSG範圍要大比較好,所以我大膽的假設下面的看法,如果我有說錯,請F大大指教,
6 j2 g+ {/ A% g% R' o" i$ w" i 首先,就我說知,LDO是希望power mos工作在線性區,有時候可能會跑到飽和區,但是希望是在線性區,但是絕對不可能在截止區,
4 J8 o1 j% W' [/ \ 再來就可以討論我畫的圖了,就之前說提的如果vo=3v<0.5vdd(12v),所以使用nmos,可是我劃的圖,電壓變動範圍比較大的應該是使用pmos(0v~11v),
( ~$ N4 S* X- g) T4 o 那另外一張圖事假設如果vo=9v>0.5vdd(12v),所以使用pmos,這點可以理解,因為pmos電壓變動範圍(0v~11v)比使用nmos範圍(10v~12v)還大,7 q! a3 S/ Q; i/ Q8 `$ Z0 K
所以我的認知是不管是vo多少,如果單存考量電壓範圍,使用pmos就對了....大膽假設說完了,如果有說錯,請F大大糾正~謝謝~4 t x4 { G( F& u- p
& D, k$ U, u3 t( ?9 s / U% K' G3 o0 j3 s
(PS.我沒有貼過圖,不知道貼不貼的上去?又想賺RDB錢的我~)7 f6 k( @( @' p* U2 g8 v3 d4 h
(PS2可以在貪心的問一下F大大嗎?有沒有好的LDO-PAPER可以給小弟我看,可以讓我自己去讀,就不用發問那麼多,也可以自己去設計,不過我沒有RDB錢//$__$\\) |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|