SCR of ESD Protection in Submicron CMOS Technology

semico_ljj

Lateral SCR Devices with Low-Voltage
# q$ M7 v8 j; w7 ?' {; w- KHigh-Current Triggering Characteristics for Output
/ d( _, {. d2 G! P! _& z/ I4 T, oESD Protection in Submicron CMOS Technology

, ?) E, E3 C9 d2 O( Z' U- Z: T6 WIEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 45, NO. 4, APRIL 1998

遊客，如果您要查看本帖隱藏內容請回復

semico_ljj

有实际的流片过且测试过SCR 的ESD效果的吗？据说（非本人经历）0。35一下工艺可以达到6KV（HBM）！

semico_ljj

SCR确实很省面积，但是由于出发机理类似Latch－Up，所以实际应用时要注意防止触发"Latch-Up",这是一大难点！

semico_ljj

我不是很了解，好像大型的Foundry厂（TSMC、UMC、SMIC、UMIC等），都没提供采用SCR保护的I/O！可能SCR技术不成熟，或者有风险！大家的意见如何呢？盼望一起讨论一下

andyjackcao

看看                                                               
多谢

semiartist

我的片子剛剛回來，測試了好多次，有一次芯片坏了，不只是ESD還是LATCH-UP，很是鬱悶啊！  

多謝您分享這篇文章！

jstsai

thanks for your data ..............

kosa1234

不錯的參考資料, 謝謝分享!
; S1 ~6 J, o: M1 `/ [7 M+ ^剛好需要, 謝謝分享!

Chandler_Tseng

This is what I need document....
  T$ ]4 t1 e3 J! ^8 S" O

Thanks.

rainning

不錯的參考資料, 謝謝分享!  
1 j: q# B$ m7 _4 \- {
謝謝

kie01tw

謝謝分享
) O7 ~: d9 w0 t6 C
剛好有需要
0 Q7 I1 c% n0 D1 L) h下載來看看

szona44250

受益'良多
1 f- a# C+ u* A/ h5 @
# i; B+ c: n6 U% Z* F, g0 e謝謝大大的分享!!!!