如何實現layout

deg326

請問一下在.35um的p-sub製程中，如何將nmos的body和source接一起，而不接地?

deg326

小弟剛找了一下
$ U7 B% V% s0 N; x7 c- @2 Zlvs檔中並無iso
不過還是感謝大大提供這訊息
至少以後要這樣做的話
) T- d# E; P( i" Y6 g8 W) o可以有個概念

skeepy

很多製程不是都有ISO NMOS提供給使用，
這樣NMOS的S%B就可以不用接GND。

deg326

感謝各位大大的回答，小弟要的答案已找到= =+ 。
在我使用的製程中，不是twin well，也就是說沒有dnwell，所以只好改變接法了。

yalon

Dear deg326 :
你要把 nmos 的 pwell 跟 P-sub 隔開,
Process 上你就須要有 Deep-nwell 這一道製程 (dnwell).

如果沒有 整個 nmos 的 buck 是跟 substrate 是連在一起的ㄛ.

# f: b* C/ y& L" N+ E共勉.
9 k: g- G8 a1 `/ a

man52013142002

沒辦法吧
) z" X1 S# f' `( I. V+ q; \
0 W( d, {( ~6 ?, @' w) n+ p2 ?6 `不是違法電性

我是這麼認為啦

可能有錯誤=.=+