如何實現layout

deg326

請問一下在.35um的p-sub製程中，如何將nmos的body和source接一起，而不接地?

man52013142002

沒辦法吧

不是違法電性

我是這麼認為啦
) j/ m, h5 T; ?) D- f
/ M$ J) s* a5 q9 l9 s6 S+ `1 n  I可能有錯誤=.=+

yalon

Dear deg326 :
你要把 nmos 的 pwell 跟 P-sub 隔開,
Process 上你就須要有 Deep-nwell 這一道製程 (dnwell).
# [: G& r! H. Z8 Q
. V7 x8 C0 V6 d+ e  u如果沒有 整個 nmos 的 buck 是跟 substrate 是連在一起的ㄛ.

- {# G- n7 q  E/ b8 P! ]3 z2 ~共勉.

deg326

感謝各位大大的回答，小弟要的答案已找到= =+ 。
8 c) |9 r" q! E* ]在我使用的製程中，不是twin well，也就是說沒有dnwell，所以只好改變接法了。

skeepy

很多製程不是都有ISO NMOS提供給使用，
2 r8 v  K+ e( W+ k4 @2 t+ S# l這樣NMOS的S%B就可以不用接GND。

deg326

小弟剛找了一下
lvs檔中並無iso
不過還是感謝大大提供這訊息
3 t+ [2 Q9 @8 j至少以後要這樣做的話
可以有個概念