PMOS Low_Dropout Voltage Regulator Introduction

yalon

1 Constant-Voltage Source
2 u5 r$ R9 S$ @7 |% R/ o* s2 Output-Voltage Error vs Load Resistance
3 Linear Relation Between RIN and RLOAD
4 Basic Linear-Voltage Regulator
' y7 Y6 X- {$ E# H2 p7 a5 PMOS Enhancement FET
: p1 \4 p2 u! D! w2 R6 Regulation Sequence When RLOAD Drops 7 Regulator Block Diagram PMOS Input/Output Characteristic
( ~8 |. S# }2 E+ k/ I2 Q
看過後  歡迎討論ㄛ.
* r, A* }8 p1 `我是看過啦.

anita66

這可是好東西,坐沙發耶,linear regulator的pass gate現今的應用,應該99%都是用Pmos(power mos),感謝大大無私分享,3Q~

yhchang

想問問 為什麼 PMOS是主流?
) Z2 [$ O. K- e& r3 i# |4 j是否因為  PMOS 可以 Pass Good "1"的關係?

asd8844

目前就是在做這個啦!
從高頻降頻下來
真有點不太習慣
不過感恩阿

asd8844

(科)技最新進
(技)術都領先
5 a* _, A& f8 @(新)手真是慘
(貧)窮都沒錢

s39113134

我們公司就是做這個啦，來了解一下感謝大大的分享阿!!!!!!!

super_gu

同样的问题，为什么现在都用PMOS？是不是因为可以获得更加大的VGS？

cancan77

下载来看看 下載看看先~~~~~~~~~~
下載看看先~~~~~~~
下載看看先

cancan77

這幾天正在做LDO
正需LDO這方面的知識
* d. J/ O6 V; t6 `1 HTHX大大,辛苦了

c3a1t039

我剛剛看了一下，沒發現我想知道的@@"
6 ^, a5 E$ f9 Z/ r2 \4 G% k9 W如果我想在很低電壓去驅動OP那，我怎麼設計用CMOS四支腳當輸入，
) _5 ^) ]! N2 y/ E" F, c6 ^1 k來產生在低電壓操作的OP~。

oric

為什麼LDO的輸出是PMOS而非NMOS  我陳述一下自己的想法 不一定正確  歡迎指正~~  
如果~LDO的輸出為NMOS的話~那顆NMOS的threshold voltage應該會很大
9 O& t3 b2 X: Q* a# N; E& P造成NMOS的 Vgs應該也要很大~這樣LDO的supply voltage 就不能太低 無法工作在低電壓下

c3a1t039

但是LDO原本就是要將輸路的電壓拉低嗎?
4 l& E1 u6 k8 h- e那怎麼會出現在低電壓操作?

hing

謝謝分享，小弟來學習一下！