請問op的一個輸入端接地為0電位，另一個輸入端電壓卻不是0，主要是什麼原因造成?

bancroft

最近設計一個op，增益可以到89dB，
0 g8 x; F- |' b, x% t. n9 Yphase-margin差不多70度，
不過-3dB頻率還不到1KHz，
" e% ?, ~+ G4 R6 W) \  p- X$ B接著我就去模擬此電路其它特性，
當我把op的正端輸入接地，接地端電壓設為0
/ y, q8 m, i9 q, _% [! n0 Y: U1 H然後去看此模擬結果，負端的輸入端理論上應為0
/ c4 r9 q3 }1 G. r4 i; B+ c9 b' W不過似乎大約是0.6v，
" Q/ }0 D/ n7 U$ A% V會造成op兩個輸入端無法有相同電位的主要原因是什麼?
4 n; U, u, p! H4 I- L/ G應該朝哪個方向去改這個op比較好?

) y/ c; Z. c& q9 T麻煩各位了，謝謝。

semico_ljj

可能零点不是共模输入范围吧！输入是NMOS管吗？PMOS的话输入范围包括0（gnd）

yalon

換言之...
: K3 H/ U$ w8 ~- ]如果你的 OP 輸入端為 Vth = 0.x V 的 nmos ,
- X' a* e4 q; t/ ^你給他 正單端為接 gnd.  
這輸入端  操作在 -off-
那你的 op 當然不在正常工作範圍囉.
% e6 p3 s; B- m! d7 D: K4 l; G- G
& r; D5 m( |/ X' @6 y2 ~& K* L( s你再看看.... 給個 ac ground 的電壓去 sim 看看.
, h' u2 u! \# l3 b
- g8 m6 z5 T' j4 T. H) _加油 !!

ukyo

另外，OP的虛短路特性是建立在「負迴授」上
如果你沒有接負迴授，當然也不會拉在一起囉

ukyo

因為MOS沒有工作在正常區域，
所謂接地的意思，並不是真正接到地
9 b1 W# ^; M9 I* v( {% Q2 p而是接到你的共模準位
（例如VDD/2）