請問op的一個輸入端接地為0電位，另一個輸入端電壓卻不是0，主要是什麼原因造成?

bancroft

最近設計一個op，增益可以到89dB，
phase-margin差不多70度，
: w9 |4 g' r7 S4 d不過-3dB頻率還不到1KHz，
接著我就去模擬此電路其它特性，
* R8 v; I/ E( e& c2 }1 c% V當我把op的正端輸入接地，接地端電壓設為0
然後去看此模擬結果，負端的輸入端理論上應為0
% Q5 E4 V9 T. E+ @不過似乎大約是0.6v，
會造成op兩個輸入端無法有相同電位的主要原因是什麼?
應該朝哪個方向去改這個op比較好?

麻煩各位了，謝謝。

ukyo

因為MOS沒有工作在正常區域，
所謂接地的意思，並不是真正接到地
% t3 I' T6 ^( }& G0 B" ]7 i而是接到你的共模準位
1 s$ c; @8 S6 y1 [（例如VDD/2）

ukyo

另外，OP的虛短路特性是建立在「負迴授」上
如果你沒有接負迴授，當然也不會拉在一起囉

yalon

換言之...
0 C7 H  U: j# z0 }7 C+ I如果你的 OP 輸入端為 Vth = 0.x V 的 nmos ,
你給他 正單端為接 gnd.  
' z3 H1 u; `" A這輸入端  操作在 -off-
那你的 op 當然不在正常工作範圍囉.

( _8 {  y* V) f) @3 l- \你再看看.... 給個 ac ground 的電壓去 sim 看看.
7 `6 [% [; b' Q% H& s  q
# K+ j% T+ v: i加油 !!

semico_ljj

可能零点不是共模输入范围吧！输入是NMOS管吗？PMOS的话输入范围包括0（gnd）