模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS
" K  ~+ X6 I" B7 [9 a5 \  x
我兩端的DC LEVEL大約是1.2V
" @$ k- O! ^$ l3 a
所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度

我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V
5 C7 ~4 n8 A' X3 c1 G
8 y- ^1 m4 z: ^+ VEX:
- r" p" v8 U; O& A  H
VP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1
7 A5 Z& y8 f; D) b" d
$ T  Q1 x& F3 Z3 |5 }.
.
4 H" E+ v) h# P% [6 m9 [! F5 ~" a.
$ z( I" ^/ C2 {( u- ~/ C7 o- o當然最後是看vdb(out)和 vp(out)
( l9 t& O+ o6 N+ J6 v/ Q, x
; z2 y6 H5 p5 a" v( ^但為什麼寫成這兩種方式,phase會不太一樣呢?
) A, l; g$ ~% T! d* z4 [2 i) r, z
" n; e5 ?% x' C! V1 b" Z* Q: z方式1:
VP  P 0 DC 1.2
/ j0 |" G0 N% E! j* m0 nVN  N 0 DC 1.2 AC 1

( U" r, n# m+ y$ P" {( V方式2:
VP  P 0 DC 1.2 AC 1
VN  N 0 DC 1.2
2 e. y# f2 |5 o' U* f4 K( \- {
方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
! \3 x3 h) _7 x3 m9 g# t$ _方式2,出來的PHASE是180往下掉,直接看0 db的度數

理論上兩個從0db對到的phase應該要一樣吧
  c/ K  l9 t& R% S5 z
2 C( |$ i9 X# f6 [: Y0 a可是我用方式1:是-119度,所以加上180是61度
      用方式2:直接看0db對到的度是73度
; g% W  F0 w; \: _8 C
5 Y) ~5 V: S1 D2 b) h" S: Y$ z應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?
: J( K% w, q8 t2 |7 O  b' O% y. i, ?" B

seanyang1337

Hello,
' u0 S' t& V0 z2 j3 T4 G5 k: \1 t基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
7 R+ Y% Q3 m( O4 W  G那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
2 u/ j; x1 r  u9 [9 a. b  I/ ?6 zphase太低電路會不穩定
  Z8 O/ @/ B+ E7 v3 b7 g' D4 l! z太高的話有沒有什麼缺點呢?(ex:70~80)

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
7 s8 T  x2 f8 N8 [! \7 n7 U另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
# b6 ~2 f7 t& \& w- b2 @. p8 ^理想phase是不是60度最好?
phase太低電路會不穩定
太高的話有沒有什麼缺點呢?(ex:70~80)
+ K  g- t  j/ P! K! @+ Z

現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
- U6 v: C& S% m對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
( K' ]! c3 ~- l, v- k另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

( s4 G6 W) |8 Q1 v4 m( P6 R
大大,沒錯,我描述顛倒了
通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。