|
ISE初階課程
& ?9 ?' T0 }1 p2 N! p) g! P( FContents:
: ~9 ~2 J- _! @4 K9 aISE design flow,
5 t) ]3 f1 M1 z/ s4 Fdesign constrain, 8 e4 R; R! j. x2 H4 z
RTL / schematic design, + x0 e; ~* F7 R' t5 }. x4 N
FSM design and optimization, # b% U0 J3 Y4 V- d) h0 h) h
pin assignment. 7 |8 x( j; |% o6 ] B$ U
3 i1 W2 F5 i% h3 ], n/ f
ISE入門介紹,由RTL code 或schematic開始一個新的ISE project,了解目前最新版本ISE ( Q5 q+ ~4 u: z" M. J2 n, r/ a
10.1的新功能,協助掌握ISE流程每個步驟是作什麼,並了解相關細節,指定FPGA腳位,到最後
$ f2 l" `* I/ y2 S- h實際在FPGA硬體驗證。透過ISE圖形介面操作設計有限狀態機(FSM, finite state machine)( J, ^2 H2 Z( y7 J4 O: Z
,設定ISE運算處理策略等。
9 J6 N M( G! j; N0 @; {, w6 U% L8 b/ n& y0 ~
ISE進階課程' [6 n1 V- r" a' ?. X; q
Contents: ! g! U* x" T& F; C! V! G/ A
timing constrain and reports,
/ s, n: N1 y6 r! u0 UFPGA editor,
; f; Q! J; d" c+ e3 A8 l: {NGC / EDIF project
0 B9 g+ @' o) H1 `8 s( A9 g ]
0 h3 B# c- {( ^9 x. H, {8 }6 n- x4 ]ISE進階介紹,了解timing constrain設定及如何讀取相關report得到必要/ t1 j4 ~5 w4 e% Q
的訊息,讓我們可以增進設計的可靠度及效能。介紹ISE內FPGA editor軟體。
" b Y5 C$ m9 E/ d" b ?1 I5 @
; R& V+ m+ {" f+ Z& g
- z( B) C' @8 r2 I4 Q" c5 y! a" `3 Z& q. ]4 I. b! B+ V
預計八月底台北開課(交通捷運便捷)! ^- z) t1 X9 K% X3 v$ u9 T
+ u) U* @1 }. h! G! {8 @+ k h若有意願報名者
. l" {/ b% ~2 ~ V8 g% [$ s
8 D1 y9 X6 }+ i) A9 |9 r) L6 B可來信洽詢~
% t9 [( a* C% V- f, r& U/ zflower18kimo@yahoo.com.tw |
|