關於利用Hspice量測opamp的相關規格問題?

bancroft

最近正在嘗試設計一個op，所以對很多問題仍在學習，
希望各位不吝指教，以下是小弟目前遇到的問題

（1）要如何利用Hspice量測一個op最大的輸入和輸出擺幅，指令應該如何下？

+ i/ {. A0 L7 u- ]8 j, V5 y- `（2）對於一個摺疊疊接的opamp，其輸入的差動部份，可以用NMOS或PMOS來構成，哪一種會比較好?
    如果使用兩組NMOS和PMOS的差動對來做輸入端部份，是否就稱作rail-to-rail的op，輸入擺幅應該就會比較大吧?

  S9 Z! z' I( G& V; Q2 U（3）關於量測op時，好像都會考量phase-margin多少的問題，應該就是
     量測時增益為0dB時對到的Phase再加180，不過為何要再加180?
% S4 P: o  N% I* f. N# a& m4 Z    而所得的phase-margin的值又代表著什麼含義?
: ?; U8 e! q; d( L( B
（4）設計op時，好像會在輸出部份加一個補償電容，這又是因為什麼?
2 N- M7 x) y8 a* v+ K3 m. x
3 F4 F9 Q" U, W2 u# I2 D! L- k小弟初入門op，正在學習中，所以問的太基礎，還請各位前輩多多包含，
麻煩了，謝謝。

averyer

hi~

, m, b7 u' w$ X. K! d4 [- U我以前一開始也會有這些疑問~

) Q4 o; T7 y$ I4 C" R不過學長介紹我一本書cmos analog circuit design(allen)

4 Y$ t! p( V5 {裡面有很詳細的介紹如何設計一顆opamp~
8 {& P6 R3 \4 M
' @# b: I7 U5 E5 F0 C包括你提到要觀察的的這些規格,都有詳細介紹~
8 C+ I7 H- ]2 t- N7 w
加油~

bancroft

恩~~我了解了~~
我會去看的~希望能夠解決我的疑問
2 }0 k' ~) V$ w4 h謝謝!!

ianme

你問的這些問題是書上很久以前就有的喔，所以看書會比較快。

1才是spice使用上的問題，而234的話書上有。

, |; h7 y5 b; c; _4 ^: j8 ]2的話大致上是這個意思，不過詳細做法不只這樣。
+ ^+ d; K: P) S6 s5 S; E. p
3跟4是同樣問題，關於迴授以及巴克豪森準則，看書吧...這個aelln裡面我不確定有沒有談到。smith中有迴授，巴克豪森準則查一下，通常都用-180吧?