|
回復 2# 的帖子
ISE跟Quartus II的schematic檔都可以轉出Verilog/VHDL code, 只是轉出來的code只能跑FPGA flow, 所以若沒要搭配3rd party的synthesizer或simulator的話, 直接拿schematic與 native tools(即ISE/Quartus II)就可以了, 就沒必要轉了
# Y1 y5 r- z5 J- H0 n @, a0 F* M, m4 e% F3 k% u+ L: [
不過既問在這個版面, 應該是問FPGA flow的居多吧!+ s6 ^' A+ G2 M# i) ?) y: l/ L
2 _) w5 T# K# S! g! S+ c v' N
轉的方法:
. F8 y8 I2 Y5 C2 d6 \Quartus II把畫好的bdf檔save好後, 直接File>Create/Upatde/Create HDL for current file6 S0 ~) s" {4 n0 t% R5 ^# c5 R
ISE把畫好的.sch檔save好後, 進行synthesize-XST, 即自動會產生 .vf 檔, 就是轉出的東西& P3 v$ f% n7 n/ I' @# s4 K* E
8 x" Q1 v; C' J. Y3 ~[ 本帖最後由 sieg70 於 2008-8-4 07:53 AM 編輯 ] |
|