Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6137|回復: 3
打印 上一主題 下一主題

[問題求助] 電路轉程式

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-7-28 20:26:49 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請教各位大大:' O! ~, B5 H1 ]1 G% y# B! w7 J
如果只有schematic電路圖 可以轉為verilog 或 vhdl 的程式嗎??* L+ ^; I' H* v$ _: _0 N! i
要用什麼tool轉?7 {2 f! x$ A5 x$ {1 g5 S
8 K8 C  K- a! ]$ ?! Y
謝謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-7-29 12:29:43 | 只看該作者
如果是Protel或OrCAD畫的可以去symble的底層補上那個library的Verlog/VHDL code再轉就可以直接轉  s. F: r5 y: l$ A
4 r7 K" z! f$ h1 u" v' A
如果是在ISE/Quartus畫的, 好像也不需轉吧
- L/ Z8 U7 _: n7 V' R. w
% X9 h0 C& q) Y如果是我的話, 就直接重寫, 有線路圖要寫code應該不難才對. 當然如果你的線路圖是那種有很多ASIC/ASSP IC的另當別論
3#
發表於 2008-8-4 07:52:02 | 只看該作者

回復 2# 的帖子

ISE跟Quartus II的schematic檔都可以轉出Verilog/VHDL code, 只是轉出來的code只能跑FPGA flow, 所以若沒要搭配3rd party的synthesizer或simulator的話, 直接拿schematic與 native tools(即ISE/Quartus II)就可以了, 就沒必要轉了
# Y1 y5 r- z5 J- H0 n  @, a0 F* M, m4 e% F3 k% u+ L: [
不過既問在這個版面, 應該是問FPGA flow的居多吧!+ s6 ^' A+ G2 M# i) ?) y: l/ L
2 _) w5 T# K# S! g! S+ c  v' N
轉的方法:
. F8 y8 I2 Y5 C2 d6 \Quartus II把畫好的bdf檔save好後, 直接File>Create/Upatde/Create HDL for current file6 S0 ~) s" {4 n0 t% R5 ^# c5 R
ISE把畫好的.sch檔save好後, 進行synthesize-XST, 即自動會產生 .vf 檔, 就是轉出的東西& P3 v$ f% n7 n/ I' @# s4 K* E

8 x" Q1 v; C' J. Y3 ~[ 本帖最後由 sieg70 於 2008-8-4 07:53 AM 編輯 ]
4#
 樓主| 發表於 2008-8-4 19:09:29 | 只看該作者

回復 3# 的帖子

sieg70大大
# w$ W/ W4 T; m' s請教一下..... 你說的 ""ISE把畫好的.sch檔save好後""  指的是ISE 所產生的嗎? 還是利用ISE 自己手動畫的
5 ^. g3 w* k! `, s- m# ]因為我在ISE的檔案中 找不到 .sch的 檔案( p# b( S3 C* a7 n) h7 ]& T, A
我只有找到 .ngd 或 .ngr 的檔案...................4 m3 N2 q! _% D" O* ^1 H
謝謝
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 01:50 AM , Processed in 0.109014 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表