|
回復 2# 的帖子
ISE跟Quartus II的schematic檔都可以轉出Verilog/VHDL code, 只是轉出來的code只能跑FPGA flow, 所以若沒要搭配3rd party的synthesizer或simulator的話, 直接拿schematic與 native tools(即ISE/Quartus II)就可以了, 就沒必要轉了
) y9 N) ^$ a. g6 I3 F& t) O! H) v3 [* ]
不過既問在這個版面, 應該是問FPGA flow的居多吧!' l8 x5 d2 ^$ u+ }) B4 Y& u
3 f W) S) ?; f: Q# A/ o
轉的方法:" k6 Z- _0 s/ o+ K
Quartus II把畫好的bdf檔save好後, 直接File>Create/Upatde/Create HDL for current file* n! p8 V4 I- ^* `; _! _
ISE把畫好的.sch檔save好後, 進行synthesize-XST, 即自動會產生 .vf 檔, 就是轉出的東西% i8 v6 N# f2 \5 S6 ^: B
/ {7 [+ I' w R' e
[ 本帖最後由 sieg70 於 2008-8-4 07:53 AM 編輯 ] |
|