|
回復 2# 的帖子
ISE跟Quartus II的schematic檔都可以轉出Verilog/VHDL code, 只是轉出來的code只能跑FPGA flow, 所以若沒要搭配3rd party的synthesizer或simulator的話, 直接拿schematic與 native tools(即ISE/Quartus II)就可以了, 就沒必要轉了
2 m: [1 `+ p, o! ]7 S! ^" l6 i ^$ G' B5 J- ^; S' ]/ c8 A' E
不過既問在這個版面, 應該是問FPGA flow的居多吧!
; v: c3 o) E3 e2 ~" ~
" ]$ D+ J6 c- B. l! z轉的方法:
$ B3 L% E7 W2 }5 J& `' lQuartus II把畫好的bdf檔save好後, 直接File>Create/Upatde/Create HDL for current file
& O' u1 i) e- e) n( { [4 O9 A& bISE把畫好的.sch檔save好後, 進行synthesize-XST, 即自動會產生 .vf 檔, 就是轉出的東西
. U. |) s0 ?8 H/ B
; u' I- E$ F; B. q9 \! H6 D[ 本帖最後由 sieg70 於 2008-8-4 07:53 AM 編輯 ] |
|