Regulator的phase marge仿真

yutian

對于regulator的phase marge的仿真，我們討論小組有歧義，有人說應該看電阻分壓反饋回去那點的phase marge，有人說應該看PMOS 下端輸出結點的phase marge，請各位大大有人知道的，指教一下。萬分感謝。

yutian

Phase marge is error and it should be phase margin.
, f, ]1 G( S8 h. @I'm sorry to us.

alab307

Phase Margin是指什麼呢?
3 [5 y7 f1 \) LThink!!!
+ j+ _1 x0 A  S* `2 D% c
當然是指loop gain的phase margin,
+ y& z. B8 x8 ^. E$ A1 L4 L. k既然是loop gain, 當然就找一個比較沒有loading effet的node
把loop打斷去看
8 U: r9 D( @$ j( L$ R7 g' e# d+ T, }' F% Y
所以從哪裡看都可以
9 H; A; }2 k" s( o$ K. k選擇好的node, loading effect小, 甚至可以不用管
選擇不好的的node, load effect大, 沒有考慮清楚的話, 就不準囉

yutian

比如對于附錄的這個電路圖，。Phase Margin測試為拆除R1/R2/M2間的迴授，使Regulator成為開回路放大器後量測。
那是不是看Vout結點的phase margin?還是R1和R2中間迴授點的phase margin?

alab307

當然是看R1/R2中間那點囉
7 T+ |5 x6 V: @  b) ~記得ac是從M2的gate輸入
就是這樣

0 \& H% w* A/ [' A$ I怎麼沒有補償電容勒

syracuse

原帖由 yutian 於 2008-7-11 05:32 PM 發表
比如對于附錄的這個電路圖，。Phase Margin測試為拆除R1/R2/M2間的迴授，使Regulator成為開回路放大器後量測。
* g4 L/ B+ x' h0 a& Y那是不是看Vout結點的phase margin?還是R1和R2中間迴授點的phase margin?

: Q$ _  _. Y) |/ K! `這個ldo的feedback是否接反了 ？

semico_ljj

连接的是对的，呵呵！
“，我們討論小組有歧義，有人說應該看電阻分壓反饋回去那點的phase marge，有人說應該看PMOS 下端輸出結點的phase marge”，我以前也有类似困惑，后来两种方法都尝试了，结果应该很接近！就看你怎么理解loop gain了！

anita66

原來兩種方法都可以, 但若是以"整個LDO"來看, 哪一個方法才是正確的呢?.... 感謝大大無私分享, 3Q~

frankiejiang

确实没有接反 中间有一级是source follower
( |2 X6 u1 i* N! M不知道加这一级有什么用呢？我觉得反而会降低LDO的驱动能力

lynker

是爲了提高運放增益的吧，再有一種情況就是爲了增加運放的輸出擺幅。

semico_ljj

不是这样的，主要是把第一非主极点推向更高频！

賴永諭

個人覺得是看Vout結點的phase margin
因為我覺得R1 and R2組成feedback factor....

deg326

我也覺得是看vout的P.M.
3 E  E! \' J7 `" ~好奇問一下，這個電路特色主要是?

semico_ljj

说句实话，该电路结构设计好的话负载电流可以达到30∼50mA，但是100mA以上是要设计更好的电流补偿电路的！