Bandgap 怪問題

shaq

有人有遇過在跑 .TRAN 時， VDD=2.5V 時，VREF 電壓正常
( s: P! e6 F* s/ h3 b( o$ E1 n$ B6 L但 VDD=5.5V時，VREF 只有 0.2V 左右
4 {4 q! E# u5 f5 Q
不過，當我下 .DC VDD 2.5 5.5 0.1 時，VREF 的值都正常

有人會問說，「那有加 START-UP 嗎？」
答案是有的...

9 @. W. Z- m7 l若排除是 START-UP 的問題，那還有什麼原因會照成這種現象？
: }+ H) m4 R6 D7 C9 ^是指令的下法有問題，還是其他的原因？
" d" d, s" P" e3 }1 q! L
& O. R! d' m/ }) R以下是 bandgap voltage reference 的相關討論:
大大~~幫小弟解決bandgap問題
  g9 q  f% P- ~; S1 r* @+ Z8 H( G/ abandgap的模擬問題 (單N,PMOS組成)
3 k/ n8 b- f5 C' D2 q关于bandgap的结构
% k: w7 A- b) Z! `) SBandgapDC扫描温度特性时,不能正常工作
( }0 O# Y6 j% Q/ h8 m


[ 本帖最後由 sjhor 於 2008-7-4 09:26 AM 編輯 ]

LAS.xs

把.tran的精度提高，有可能是計算精度不夠
不過一般.tran應該會比.dc要准

mbission

你要檢查一下startup在supply高低壓的工作情形,有時會因為pull up電阻隨supply變化,
; ?! O( Z4 ]7 f. _* F# D$ `造成startup電路無法正常運作,會lock住~~~

hitxiaojun

同意楼上的观点,当power voltage过高,有可能造成start-up电路的关断而整个电路被锁!

finster

建議你看一下op的頻率響應
我之前也曾遇過類似的問題,後來在排除掉所有可能之後,才發覺到因為我是以power ramp方式來模擬電源電壓起來的方式,以便觀看bandgap circuit的運作情況,但因為為了要作到low power,所以op的頻率響應並不是非常好,進而會卡到power ramp的速度
2 R  g) J1 I! R, K9 T4 v因為你用.dc去掃電壓,所以沒有速度的問題
% T0 W2 v/ J% C# w; p7 S1 T而當你用.tran時,一旦電源電壓愈高,其反映時間便需要愈快,而這時,頻率響應的問題便會出現