放大器的單端輸出改雙端輸出

w765432001

這是之前參考smith電子學上面的2 stage的運算放大器，
之前做過模擬，但現在因為要做別的應用，
7 G: W0 ]" P, f' p8 U( H需要將輸出改成雙端的，
有請教過學長，不過不知道是不是我模擬錯，
+ G- ?: m6 S, ]# m: k  ~  V; C2 w$ j跑不太出來，
另外在Razavi的書上有看到雙端輸出的雙級放大器，
$ s) Z- Q- c" }+ x; x不過架構是另外一種，
所以想請問看看如果本來是如上圖這樣的放大器，
該怎樣修改成雙端輸出，謝謝
附上本來單端模擬的spice
是根據180nm製程模擬的。

vdd vdd gnd dc 1.8v
vss vss gnd dc 0v
" X6 ^& f- }" I6 P/ u  mIbias vpg1 vss 15uA
r1 6 vpd5 3k
Cc out 6 0.6pf
/ q# _& A+ V( ^9 zCl out vss 1pf
m1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u
3 M9 Z* G" D- b) Km2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
m3 out vpg1 vdd vdd P_18 w=90u l=0.5u
* H3 R# F6 g; g2 Ym4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u
) Y0 Z5 o& m; L+ g1 vm5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u
2 i' |9 |8 [8 ^5 vm7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u
' ~* Y$ Q, X; Um8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u
m9 out vpd5 vss vss N_18 w=30u l=0.5u

mbission

若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.
# H. E' ]& S0 C  x- ]" @也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可.
differential output amplifier需有common mode feedback電路來確保inter-stage的common mode
不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值
" `: U# K6 y; z( |: N' `

shaq

簡單來說，把右半部 copy 到左半部去，
4 B* g' d- C* N) O3 E9 F6 W
- K! d) R* J, HM1, M2, M3 再用同一個偏壓點拉。
' p% W/ Z, `$ j- V4 E* H0 `' {M6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。

w765432001

感謝mbission與shaq提供意見，
) @. P& ~5 n# w5 b. j我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，
下面是我cmfb電路

不過這樣想請問因為我用到mos開關，
" u5 z( G  S/ ]" f通常我都用暫態在觀察，
, g5 Z4 O8 ]: M, m而這樣我要如何量測op頻寬那些數據呢?
; Z/ p* P2 C  x7 g. h6 }+ c# s因為頻寬spice通常都用ac觀察，
2 E' r, ]: f6 e* |- i  E這樣開關該怎樣有作用。
順便想問看看我上面這樣接，有哪邊接錯嗎?
, @2 r& Z% @1 c1 j, F/ ]( k+ D或是可能會有什麼問題，
因為我把op拿去放在取樣維持放大電路(SHA)裡面，
7 _0 u3 V# d, G. @! O& ]6 o2 A出來的結果沒有很理想，
7 ?+ q' [/ K+ L8 m; H  _: a( ^4 X輸出都跟不上輸入，可能是頻寬不夠，
但我原來單端那個OP頻寬有到200MHz，
7 \8 l7 Z6 l: d9 T希望大家能給點建議，謝謝。

模擬SHA結果
& K# z9 S: d" r$ x

mbission

1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去
# c- Z1 Q4 Z- @# X2.接回去的點好像也不對,要構成負回授
# N. r7 j% T; z  l  }+ q/ N1 ?3 y3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential
( o! A' @: S7 W& C5 g  input兩端及cmfb點設立初始值
再試一下吧

monkeybad

同意mbission
+ K' A5 j- ?! d+ n4 v# P( Lcommon mode feedback接的電壓有誤
另外如果是兩級的放大器 因為你都沒有採用diode接法
9 f' y/ p1 N* T! e$ p- U所以這兩級應該都要加CMFB 以確保dc準位

w765432001

感謝mbission以及版主提供意見~
我後來將電路圖改成上面這樣，
後來請教我學長也發現cmfb應該接錯了，
7 Z2 g' F& z& i那我改成上面這樣還會有問題嗎?
9 y6 v  T( S/ ]3 w  y不過我只要接一個CMFB電路，
+ p; _! J* {5 t* O7 Q  B* B1 o- A那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，
& I* }; O, J* C- Z目前電路是這樣，還在模擬中，
2 z9 n& R& O* q4 E7 D2 U有些還不是很懂，懇請賜教。

monkeybad

M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題
先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下
所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate

mbission

如果你第一級欲採用diode connected架構,基本上主極點會在第二級
9 j& u& G* ~) }) XMiller補償也不需要了

w765432001

" J, j& ^+ j3 q; [, J) S嗯嗯，我有去看了Razavi裡面提到的CMFB，
" T7 U: }  ?; E但對於VB跟vcmfb拉回的點還是不太了解，
( L$ Y( P* G: @. j9 u上圖我已經把M6和M7都改成diode-connected了，
而結合mbission的意見，我把補償電容跟電阻都拿掉了，
7 g/ p. ~) y' R* j3 v3 [但這樣我CMFB電路裡面vb要用哪一個?
如果vcmfb如版主所說，要給M1,M3的GATE，
0 x  o$ W  D( h6 a. W  o我有試過vb選擇M2的gate，
然後拉cmfb到M1 M3的gate，
這樣輸出取樣的波形還滿正常的，但是好像速度不夠，
' f8 W5 i6 l3 f) r' N! V1 j都跟不上輸入的值，
9 V. f4 n- f# C7 f  n
所以我懷疑我vb選錯了，
4 X2 z2 J8 k9 m/ \* _或者是哪邊弄錯了，
我繼續看看書本，有些還不是很懂，
) ~# w: s, Y4 O  d' W歡迎大家提供意見給我

chungming

您好
8 T/ f( s3 P4 D看到你的模擬圖後我到不覺得是速度不夠快
; }3 a& n# M2 n5 X6 m5 o' y& F因為沒有slew rate limit的感覺
2 A; U1 A% e( Q  u; X每各step都有settling 到一各幾乎固定的值了
: ?, ~* e7 n% `2 h從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
, \4 S' G; O0 a: l" {" b但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異)
或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜
1 X, i/ w5 @2 y5 L所以........光從模擬結果來看
$ c2 c4 C* g. A有可能是OPA的gain不夠
% I) w- [" G  h, F因為你的OTA是current mirror single stage OTA
- a6 I$ `# ]/ q/ q0 G- |: lgain ~ gm*B*ro , B是current mirror M7 & M8的比例
8 b% g5 V) g3 J3 @; t) y3 X當gain不夠時輸入和輸出的deviation會變大...相信你知道這點
當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)
: V, F" T% Z+ z$ F! x" [貼各paper給你參考
! A1 u* ^+ w5 s這各paper我曾經有使用過
不過沒用在向你那麼高的切換頻率下
paper中的UGF只有1.2M
我改到約4M左右
2 ~$ Z4 ]% s( X6 ^4 N( H看你的切換頻率有20M這麼高
電流ㄍ一ㄥ一下或許有機會

mbission

你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近,
- c4 g1 n; B  W2 i# ]7 K* s( {' ^然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
: i$ V3 L8 n3 r' h% e: D你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,
differential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....

w765432001

感謝大家的意見，
. Z0 ]" R0 S5 T* k3 l; F我有大致調出我的op雙端輸出，
不過我拿去接取樣維持電路又感覺有些問題，
& C; j' s$ R) _因為我第一級採用diode-connected的接法，
本來應該增益是gm4(ro4//ro6)
因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)
由於這樣所以我增益就被大大降低，
/ K' d9 \# z0 y- a: n# k本來有60多dB就不見了，
那我該怎麼辦勒
" D- b; M. J0 u" v& e# y$ N- `; l! }8 x
8 w2 r0 B7 l# p' P; z- R' ]還是我該用原先的架構接上兩個CMFB才能有高一點的增益
7 l0 J' P- I4 T$ D9 m但是回授的觀念
接上回授又會降低增益(1+AB)
接上兩組不就降更低
9 A& G, x% ?! ]" a如果真的要接上兩組，那我是不是如同mbission說的
+ W  G& X$ d6 k/ B0 K, G一組接到M1&M3   那另一組就接到第一級的M2
這樣觀念對嗎?
那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?
然後在接上補償電容跟電阻。
這樣想法對嗎?

mbission

建議你把第二級改成cascoded的架構(如果headroom夠的話)
如此就不用改變CMFB的部份,gain也應該會提升20dB以上
" t; g' u% d1 k2 F
0 i" B. t* f6 S0 W$ r/ p另外導正你的觀念,所謂的回授路徑是存在於common mode path,對
signal path gain 不會有太大的影響