Latch-up for Bipolar CMOS DMOS 5V/40V

redkerri

各位大大：
- Z% T# p4 J" K3 {2 V
小妹我現在遇到Latch-up問題，fail情況都是直接燒毀，製程是BCD 5V/40V
, Y; ~: L" I4 c9 E; S( i1 E6 ^請問我該如何作FA分析去解決這個問題？

現在正在焦頭爛耳中，不知道方向在哪？
* B" G# _) A. g8 A: p: a3 w希望各位大大能給點方向或意見可以提供小妹，謝謝！

szona44250

受益'良多
! q2 F  u- M4 a! u# x- [
謝謝大大的分享!!!!

shkao0201

在POWERMOS的GUARD RING 家厚,檢查LATCHUP 可能的路徑
& V. E+ p1 [( z有燒毀現象  就要針對該地方分析latchup發生原因.

lin.weite

是漢磊的嗎?!
1 C+ U7 X/ }& W7 X加大Drain端到Gate的距離!!然後加大Contact Size!!
再不行就加Zener Protection!

kokokiki

如果是有epi,那P-sub(or n-SUB),阻值是相對低,比較有可能的是HV-device的well之間隔離不良造成.
6 N4 A$ X- R- [6 O7 s; k9 y9 H可以在run-timing的狀況之下,用紅外線攝影(晶圓廠通常有)做高點分析,找到較hot的junction,做layout上的改善.

redkerri

抱歉，今天與晶圓廠確認，我們的製程是有 EPI 的
9 U$ @0 d" J; d0 d3 G* M
; G$ V5 L" Y; Z2 X$ j9 y請問，高壓產品的 Latch-up 打法是否完全遵照 JEDEC-78A 的規範？
( r# Y. |. n9 A# [Input pin 接 high 打一次，接 low 也打一次？
或是只要參考應用電路的接法去打？

persuse

做完Hot spot找到位置, 看位置附近 Layout,Device cross section及circuit操作方式加上偏壓,
看有為寄生bipolar 被 turn on . 注意 P/N介面 0.7V 就turn on.
# V' J' W% W, n: V0 w% q* c另外是高壓製程一般都有EPI.

redkerri

To Kokokiki:
non-epi wafer
$ K  t" m; E9 w# ~& R1 X) a% T
* g& G( V- }2 U( E0 HTo Tcsungeric:
0.6um process
" p# n+ g9 O& E6 p
$ N" {7 i1 ]/ `. z! C6 h) ?2 ^' A  n7 cTo 阿光：
  u8 \' Z, q( X( _5 ]4 p% C目前都已確認過Layout，尚無找到問題
$ Z' T3 }+ X0 g: _
; i1 t% C' `9 H) p' K& s
我們的設計是有內含LDO circuit，針對Latch-up是不是有哪些應該要注意的點呢？

阿光

1. 先 review layout
2. 如果無法從 layout 看出，做亮點分析，妳的例子是直接燒毀，所以已經知道大電流路徑
3. 就燒毀位置附近 layout 畫出可能之 latch-up 等效電路，看是哪邊寄生電阻過大，過大部分就接多一點 contact，或者寄生的 n,p type BJT 拉遠一點即可
以上是個人的小小經驗....

tcsungeric

請問是哪家foundry的BCD製程?是哪個generation node process? 0.5um? 0.6um?...

kokokiki

請問有長epi嗎?lacth-up有許多原因....