請問各位大大有關跑OPAMP模擬的問題 ~~~

ccmake23

請教各位大大
小弟在跑OP的模擬的時候有一些疑問
; _% p/ w& Y' J6 Y甚是困惑
不知道有沒有大大可以幫小弟開釋一下
9 Q- Y4 L8 c6 m& z1.  http://0rz.tw/1340k
我們如果要跑單純的一個OP
會是直接畫像這樣的電路圖
然後用spice給Vin的電壓
% z- a% Z' s6 K$ l之後去量output的電壓
& i6 V3 ?& t5 G4 C+ I再跟Vin相比之後得到A的db值嗎??
. B2 `" L2 `0 P在設計一個OP的時候
7 Q3 j) {/ }; W7 @5 D* ]9 q; F, @大家會去跑像這樣的電路嗎??
! R1 \2 K) ], N- v跑出來的A(db)是不是只能看出這個OP的gain跟頻寬呢??
還有沒有甚麼其他的用途??
另外在給Vin的時候,我看到書上的spice檔是寫  
9 m) b; h8 n1 m* O& j4 ~Vin  a點  b點  dc  1  ac  1
/ g0 ]7 ?5 p( d6 d這樣的意思是他給幾伏的ac訊號呢??
3 _# @" I$ E3 `/ t$ |如果是1v的話,那放大器不是會飽和掉嗎??
怎麼可以求出Vout的值呢??
7 l/ G4 ~9 M2 h9 h3 V% B2 c" X. E
9 l0 J( w' [* M; i+ V& ?2.  http://0rz.tw/9040H
" c" c, [* u4 T這張圖他把電路加上一個很大的R跟C之後負回授
% \& K4 u: m/ ?" \0 ?; M) a2 s! z我不太了解他為什麼要這樣子接??
& S0 h9 y- L9 i0 v6 _% q這樣子的量測跟上面的open-loop有甚麼不一樣呢??

8 N# {  h& y% ]: {6 i1 O3.  http://0rz.tw/5040G
假設現在有一個這樣的系統
: m& I7 H7 u  P7 b原先沒有大R跟大C的負回授系統
& b* [- A* P' K# p* r8 n3 [2 D我們為了要檢查這個系統的穩定度
' U  C6 s% s: C5 z' G, C6 \! X& |: E- f所以會去跑頻率響應
" `- S$ V/ y( E, S6 U8 y這個意思是我們要去看A(Beta)的大小跟相位嗎??
: l: }) i3 Y3 i書上的做法是在負回授的點上加入大R跟大C
然後看V-端跟Vin的比值
他這樣子的求法還算是open-loop嗎??
還是算是close-loop??
* w( s* C, U1 h1 {7 t這樣子求出來的比值是A(Beta)嗎??

8 J( ^8 ~$ P" q9 ]* v假設有這樣子的系統
. A: i0 ?2 T& I各位大大還會去跑單一OP的特性嗎??(gain的頻率響應)
. ?0 n0 @( h! z, _2 C4 E5 U還是直接看這個系統的穩定度呢??

2 d- Q& `9 x! ]( |" o+ p/ o問題很多又很雜
2 G: G) d0 [- Q; z0 N* g小弟為此困惑良久
7 a- |" J& W! M$ T希望有大大可以給盞明燈
在此先謝過嚕~~^^

geniushoho

1. 假設你OP內部是個two stage之類的OP架構
8 f) t0 l' M- |# e    你這樣接有問題，因為input的+/-必須要有一樣的common mode value
    假設是在1.8V的架構下 可能你的input必需都要接到0.9V的DC準位
    這圖只是利於教學，所以只保留AC部分來討論忽略DC
( A& l8 U9 x4 v5 f, V    Vin  a點  b點  dc  1  ac  1  ------->  dc是給他DC bias點 ac 輸入為1 並不是1v 只是利於模擬
/ v& W+ n4 k2 H& R4 e' n* ~; h     AC部分來看 Vout/Vin=Vout/1  所以你的gain就是Vout(dB)
     所以並不會飽和
2.  這電路名稱我忘了
. Y7 v5 c; e# [: J* W0 x: ?5 E6 }     先討論DC部分 電容等效開路 所以就可以想成只有電阻接input- 到 output 單純的buffer效應
     input = output (因為input不能留電流所以這條路徑不會有壓降)
5 b* F9 C$ w9 q' Z: U4 K     AC時 因為電容很大 所以也會頻率到一定大小後也會像個buffer
6 a, W, e! D! Z3.  基本上看你要多少phase margin
     然後選擇OP的架構
    例如folded 他本身電路就有80幾度的margin 可以視為只有一個pole
    或者你用two stage設計 就要用頻率補償的方式
+ [$ b3 W% V# H/ w    把第二個pole拉遠去設計

mbission

2.圖中放置大R跟C,在DC時,C相當於open,此時放大器相當於負回授,可以得到穩定的DC偏壓,做AC分析時,C相當於short(因為大C),此時大R可看為OP開路,做開迴路AC分析
8 P* \# `/ s  n  m% g給你做參考!!

geniushoho

2. AC分析我說錯了~~~sorry
   謝謝 mbission 指正

mbission

不客氣
一般AC的模擬方式是把R用大L代替
+ K5 p- Z" i# q( Z此外也可以用AC電阻跟DC電阻的方式

ccmake23

以下還有一些關於OP的接續問題想請教大大
5 k2 Q8 P: g3 n/ I- m3 X1 Q
1. 給ac 1 的實際意義是甚麼呢??
- W8 i# F4 `# k+ y* B     有人說是為了運算方便,可是我比較想知道實際上的運算是怎麼樣算的呢??
$ e" D! q; \: l0 \* v$ `, b: p      spice是怎麼算的呢??
, r) t1 \8 i: K  H) A) ?- J
2. 一般而言跑單一OP模擬 都會用像http://0rz.tw/9040H 這個圖裡面的接法嗎??
' o1 c9 G9 w3 k2 I) N     想知道一般工程師都是怎麼樣接的??跑單一的OP也要自己把他接成負回授,再加大R大C嗎??
& h$ M8 r( S8 h+ R3 V% L0 L" [2 i; o     大大您回文的意思是,加了大R是為了要給負端一個跟正端一樣的直流偏壓
) }) N0 f4 u, T& G+ R1 ?     使differential input的common mode 可以維持在一樣的直流偏壓嗎??
     在這個條件才可以再直流偏壓上面疊加小訊號,是這個意思嗎??
     那麼用大C的原因是在分析小訊號的時候,因為我們要看A(Beta)的loop-gain的頻率響應
/ G& T7 E3 j( ]     所以需要把負回授打斷,所以用大電容使AC看到的是一個接地的樣子嗎??
$ Y) S: t: {0 }
3.  http://0rz.tw/5040G  在這個回授系統裡面,也是會在負端加入大R大C,用意是跟單一OP接成回授且加入大R大C的
     原理是一樣的嗎??  
; }( _* U3 k7 |, O5 {  h" e% J' J
問題很多
% b' |- D$ }: z1 Z! v- z真是不好意思
/ s5 d' N5 s- ~0 q/ p希望大大有空的話可以回答小弟一下
真的是非常感激唷~~~^^^^

finster

作op模擬時,是要看你的op應用在什麼電路,什麼情況,作何用途
5 Y- S! P9 l; y2 K* v* Wop基本上可分fold-cascode和two-stage兩種,而這兩種又可區分成p-type和n-type input兩種
如果你的應用或者規格要用到rail-to-rail時,則是要同時用到p-type和n-type input的op

3 ~8 m) |6 Z1 u  k3 G: R4 g6 W對spice來說,要看op的gain和phase,只要下vdb(out)和vp(out)即可看到input對output的gain和phase
至於spice是怎麼計算出來的,說真的,與其去計較spice是怎麼計算出來的,倒不如花心思去思考當你設計出來的op的gain和phase margin沒有達到預期時,你該如何調整op的size,你該如何從現有的波形中去推論出倒底你所設計的op是那個元件出了問題,而op中各個元件的相對關係又是怎樣子連帶變化的,layout的安排上又要如何佈局才會得到最小的layout面積,元件要如何擺放才會有最小的mismatching....等
6 ]: ?3 A. g/ k/ eop的p/n mos數並不多,但區區這幾顆mos設計好的卻是一個大難題,尤其要配合到performance,low power,low area等要求時,設計難度更是高,知道理論是一會事,會模擬又是一會事,在業界真正要作的是接到project和specification,你就要設計出來,並且要知道那裡是關鍵

作op模擬時,要看你的應用來決定你的負載,負回授的接法並不一定只有單純的r-c,像LDO的regulator的op,我就看gain和phase margin以及PSRR和電流消耗,如果是driver,那我就特別在意電流消耗,op的面積,offset和phase margin,gain就比較不那麼放在第一位,而且LDO和driver所接的負載並不同,所以在op模擬上兩者的考量情況就會不同,如果是應用在ADC,那又是另外一種考量和負載情況
/ t0 Y5 p2 O9 @我要說的是OP在不同的應用會有不同的考量和設計重點,OP的模擬,你參考CIC講義其實就可以了,CIC講義都有附上他們對OP模擬的建議指令和方法,這是基本OP的模擬作法,而應用在不同的需求會有不同的考量和設計重點,如何決定OP的size和設計出一個符合規格才是該要花心思去學習的

ccmake23

看到F大打了這麼多自己的經驗分享
小弟真是很感動
- |% T4 ^/ a9 m8 x因為是類比新手
所以有很多東西都還在摸索當中
在這邊可以有一些有經驗的大大互相指教   真的是非常好的一個地方
) i+ P7 B; P0 D# i$ z因為不太想再占用太多的版面
' p& Y8 K7 L! g* F8 [: `不知道F大有沒有EMAIL可以給小弟
$ O, g' d+ e+ a4 D1 r3 p. {私下再請教您問一些問題呢??
因為我身邊可以討論的人比較少
# N3 M6 l( b7 D4 b: u! G; E* V0 C所以希望可以跟您請教一些遭遇到的問題
# W% n8 A# B1 _' N若大大願意幫助小弟的話
! y0 T1 u0 \  v$ ^% x小弟的EMAIL是
davidwu.ep90g@nctu.edu.tw
希望大大可以回個信給我
# s: H; m' k: l7 M或是回文跟小弟說一下MAIL ADD
( C& G2 ~9 I+ X非常感謝喔~~^^

kubela

請問誰有f大所說得cic講義（有關op模擬的指令），謝謝分享提供嚕！

anita66

很讚的東西,終於有大大提供資訊了,感謝您的無私分享,3Q~

semico_ljj

是“CIC HSPICE 講義”？

hyseresis

做AC分析時,要把AC,DC的路徑分開,而且要把OP AMP 的offset加進去才對,也就是說AC分析,要建立在對的DC點上,給您參考

yutian

finster能否提供一下你說的CIC講義嗎？謝謝共享。
7 O; g# S( T; p2 C( m6 q0 ]6 C; m想參考一下。

caikunming

运放是做模拟IC的基础啊，学好她做什么东西就不会很难了，至少上手也快了。

tom2003

本站有分享
% \" v' ^& L/ T+ l
: E' j: z- f- a: i+ l; j/ i何必勞駕finster板大呢??

* {+ f4 Y, \/ G0 P* t& R3 x3 J* a: H要花個錢買就是了....

erdong2000cn

op确实是很多模拟电路的基础，不过真的能把电路吃透了，确实需要下很多的功夫