通訊系統/晶片系統
6 y7 N7 Q$ s, ?/ [6 C | PAC DSP 驗證流程
% M) l, {& H" _* o& p; K! \PAC DSP Verification Flow( I( R$ z# Q* U4 I6 j2 O$ ]. G
| 廖宜道.
' u1 ~5 `3 a1 p/ @4 Q( s/ \' E( h |
通訊系統/晶片系統
4 b) f6 f+ v* E4 g/ l | 以系統層級設計方法建立PAC PMP SoC驗證平台5 R! Q" P% w1 w. s" u
Construct A PAC PMP SoC Verification Platform Using ESL Design Methodology9 H& s" Q$ |* D6 R/ P% q [
| 陳紀綱.蘇培陞
: U U; N2 ^4 U' _2 P |
通訊系統/晶片系統6 b% G+ q6 f: a" j. K
| 應用在PAC平台上作業系統層級的DVFS設計概論8 r4 k5 J( ?# A; R* N% H: u
OS-Level DVFS Mechanism Concept and6 X- V3 ~" {5 ^: o
Methodology on PAC Platform# @/ t$ t0 B) U) i5 u& \3 T' X) R: Z
| 莊維彥.張明偉# L2 K* K1 b% C6 X5 O2 d
|
通訊系統
3 g" a0 I4 b' ~6 Q v | H.264/AVC、VC-1 與 AVS-視訊演算法比較( W6 e6 ?" f" l7 i( ]) n+ l( B5 E
The Comparison of H.264, VC-1 and AVS-Video algorithm6 F u" j9 K6 F6 `* t+ {
| 曾紹崟
c6 L6 C4 L3 C3 L4 r |
晶片系統 S( i- i+ _ z: F
| 可操作在GHz暨50%責任週期之新型虛擬分數除法時脈產生器1 m8 L4 ]& I8 M6 j- ?0 S: x1 {9 J
The New Approach of Pseudo Fractional-N
, l0 x1 K1 w1 V" s+ x# GClock Generator for GHz Operation with 50% Duty Cycle0 t$ R/ c+ g* w3 f; }) g- L
| 楊維斌.陳慶造.郭書菖. G D/ t! P/ s4 [' D; K9 G+ E- P' B
|
晶片系統5 D5 H/ J2 j; G7 s, f7 L2 r
| 靜態隨機存取記憶體 (SRAM )中的漏電流控制
& f3 \# n$ ?" r2 V& ]! qLeakage Control in SRAM
" U. ~ a+ _" h( a' e
- H$ [! b7 O- K/ ]! ` | 洪子健
1 H/ P) A% u( o4 T. o6 d
4 _: G$ e' T' P4 ?3 b2 { |
晶片系統, [# |! D- w& d/ E4 ~, z. r
| 用於降低峰值電流之相反相位時鐘樹
1 a$ p' F/ g J: W: N1 \Opposite-Phase Clock Tree for Peak Current Reduction" F+ T& t& H6 N9 a; U6 C8 E" D
. w5 L4 z4 J% f( l
| 聶佑庭
1 t2 L% x- _9 s; K |
晶片系統
1 N+ o- c9 \; z. }# m: ]0 ~ | 先進閘級層次模型評估與研究: a5 D! m2 Z# g& o% o0 y" X
Advanced Gate Level Model Survey and Research
- ~9 ?9 ]* H$ d+ W# ~! t | 邱怡芳.郭建興.鄭良加# f4 L! X7 n$ V
|
晶片系統' m; Y+ Q) n. N/ B* c
| 深次微米元件特徵化趨勢與考量' E) F7 m! r7 B. E3 v' J; }
Trends and Considerations for VDSM Cell Characterization
2 |' C, Z! j* V5 [2 N- m7 y5 @; S | 郭建興
3 L' l" ~& {8 @( I# V2 _8 w |
通訊系統/市場分析
" v5 _2 C* N2 Z | DVB-T/DVB-H Silicon Tuner市場分析# h, S" e7 l4 R# R% @) `! j; v) ~, P
Market Analysis of DVB-T/DVB-H Silicon Tuner
- D) @$ \1 Q, P4 a7 j | 洪威 S9 h7 k3 _6 C1 Y! E! f2 ?# }
|
通訊系統/晶片系統
3 M; X" B" d2 ?9 W9 T3 | | WiMAX RF Front-end介紹
% A; l% N2 O0 j/ y4 L2 j0 o5 TAn Introduction for RF Front-end Circuits Used in WiMAX Receiver0 ] y4 F! w$ `6 G& a
| 黃大榮% M- P3 b& K$ O! N* q1 I/ M
|
通訊系統: l0 g6 `5 L' c$ D+ }' ?; w
| IEEE 802.16-2004正交分頻多工實體層之下鏈BER模擬8 l: W7 ~2 c: y4 A& l" q/ C
Downlink BER Simulation for IEEE 802.16-2004 OFDM-PHY4 b6 {$ E; B7 ~& B
| 丁邦安.吳家豪呂明和
0 f5 i. i7 `7 b |
通訊系統. G4 @: a# |- @& {+ l
| IEEE 802.16 無線網路安全技術介紹# c, c, g4 m* t: B8 }
Introduction to IEEE 802.16 Security
7 c6 p* c1 J' W4 T1 ?+ h3 m | 林頌為$ h- x0 Q, ~" ] a/ J* O$ t
|
通訊系統, [2 ]0 r3 ?* u0 F
| 以Altera Stratix FPGA發展板實現一可變組態多路徑衰減通道模擬器
# ?& I7 S7 U9 ]' tImplementation of a Configurable Multipath Fading Channel Emulator on Altera Stratix FPGA Development Board, p; C2 n/ h. A; B. u% F: B
| 唐鴻威.許仁源
) L: G3 {8 Z& S8 M% l丁邦安% a/ G, `& x# R. H' t
|
晶片系統
' e, b% x. E; a, ~0 @ | 一套實際而有效率的處理器自動驗證方法% K. c) A" Q+ D9 E) G
An efficient methodology of Processor Automatic Verfication u2 O" D. c2 l8 }3 N- o0 p8 y' P6 ^
| 劉明倫.吳日昇.林仁傑
0 Y9 g% Q( [, |- N4 i n* F |
通訊系統/晶片系統5 S. m% p4 e/ Z3 m+ y( K
| 應用在數位訊號處理器的先進直接記憶體存取控制器/ y( Y7 H0 N6 e) q/ j
Advanced DMAC for DSP Processor+ y! z% W' Z, A' R1 a9 H
| 陳玉書.屠禎繼
5 [; S% D6 @" a$ H- U |
通訊系統
- i( j3 S6 ~- R& F- o- I4 r) _ | 模型搜尋式的可變長度編碼法
( m( z4 l( P8 Z+ t" u+ lA PATTERN-SEARCH METHOD FOR H.264/AVC CAVLC DECODING8 E2 J4 i$ e- Z0 J( H, _ t6 u. o
| 曾紹崟.謝天威5 K& P- u8 h. q1 Q$ a4 U
|
通訊系統
% F- J# Y: `6 C# K7 D3 I4 Y, L | 超高頻無線辨識系統應用與標籤設計
* R8 d' [) p% cTags Design and the Applications of the UHF RFID Systems, G' o" L. v/ |1 p" w, \! L1 S
| 張守傑$ P, K# G( a) J. b- y
|
通訊系統/晶片系統
6 E" B3 D4 U" [) r# B" V e- l | A 3mW 20KHz Sigma-Delta Modulator with 93dB DR in 0.35um CMOS2 n. `$ S. ]* J
| 張用璽
t- i" ?) G- ?: \7 ~. i' b- X, d. m9 D |