|
我對這問題的理解如下:
1 @7 k0 h8 X0 L4 ^& c8 j( I/ ~
% w% s' X# e9 l% t1.$ e2 A4 O- y' I, h* U6 m& C
CMOS製程 我們做出來的電路 如果正常工作 電流應該是會在 substrate 基底的表面流動...... D6 e+ m, D o4 v
比方一個 反相器 如果正常工作時 不是PMOS開 NMOS關 就是NMOS開 PMOS關
) J2 h" H- D8 [1 a如果哪天 NMOS PMOS 都開, 那這個反相器 就無法正常工作了 (已經沒有反相的效果) & G2 o$ G5 @% `5 s1 V
輸出 OUT 那一點 PMOS NMOS的電流在 Fighting. 此時 電流正是從 VDD流到 VSS去...
* p' c# b% L: g3 H7 v9 D
( [/ [! s, [: q; L' v2. 我原本預期電流只會在基底的表面流動.
& J# Y# l* n0 g/ M" c7 J5 Q 但只要LATCH-UP現象一發生 電流卻會在 基底 底下 由 VDD 流到 VSS.... (正常電流流動在1F, 此時LATCH-UP, 電流是在B2或B3跑)
/ l' }3 a! S6 H& c1 d (這是我不想要發生的效應,只要一發生所有邏輯電路都不能正常工作了...)
$ ?% M' t& J9 S! e( Z2 k 其他就麻煩您自己看教科書 SCR電路 等效於 CMOS 剖面圖的 相關說明, Latch-up是個不可逆的效應 只要發生 Chip就會死得不明不白...
9 O! {1 F% i/ g' v% T3 [ 教科書上通常會寫 降低Rwell電阻或是降低寄生BJT Beta去壓制 Latch-up效應, 3 e* Z! Z( r& U7 ? Z
Layout上常見的作法就是每隔一段距離就要打 contact上去
5 o/ f0 @$ q9 H# x' x/ X 主旨就是在降低 Rwell電阻.7 P1 p$ X. }, j% T/ T/ h- L" c
不然就是要圍 Guard ring或 Double guard ring, 其中一個功用是 讓 SCR等效電路不要出現,自然就不會有 Latch-up的危險.
, l7 x) k' L. U7 N, ]5 ^8 c1 s, P) e @, u: J5 r
如果這些內容有什麼遺漏或有誤的地方,也歡迎大家多補充.
[& k) J1 M# |3 M$ I& k! X6 C3 D" x
0 b: H9 Q# Y' F6 b; A; C[ 本帖最後由 yhchang 於 2008-3-20 08:37 AM 編輯 ] |
|