Modelsim的錯誤訊息

w10789173

我寫了一個testbench,但是透過modelsim來驗證結果,卻得到以下的錯誤訊息,請有經驗的人指點我一下,謝謝!
& b. z4 E4 [' n5 ^# Loading C:\FPGAdv72LS\Modeltech\win32/../ieee.std_logic_arith(body)
# ~' E3 b: F6 i' \# Loading C:\FPGAdv72LS\Modeltech\win32/../ieee.std_logic_unsigned(body)
3 i7 f5 b5 A) B# W4 r# Loading work.tb_memory_64(behavioral)
/ R  [; }& `, J. l; c! [/ _# Loading work.memory_64(behavioral)
; y1 ~, p6 a, M+ ?" V  N- y# ** Error: (vsim-3817) Formal port "clk_l" declared in the entity is not in the component.
2 ?7 U) h1 c/ n0 r% S0 @5 V( w0 p' |' V2 i#    Time: 0 ns  Iteration: 0  Region: /tb_memory_64/uut  File: C:/Documents and Settings/Simulation/®à­±/RAM64/memory_64.vhd
# ** Error: (vsim-3732) C:/Documents and Settings/Simulation/®à­±/RAM64/tb_memory_64.vhd(37): No default binding for component at 'uut'.
3 p$ z3 q3 @  q#  (Port 'clr_l' is not on the entity.)
: Q* Y) j6 Z! }#         Region: /tb_memory_64/uut
# Loading work.mem_coldec(arch)
# Loading work.mem_rowdec(arch)
; O  ?0 b$ }- H0 G9 @9 @# Loading work.mem_matrix(behavioral)
( C0 y( s, p2 L7 C# Error loading design
-----------------------不是很懂為何有這錯誤訊息!?

tommywgt

去找一下這個程式tb_memory_64.vhd
並且serach一下這個信號:clk_l
' y2 c8 P( t0 ]7 Q
看來問題只有一個而已

5 w) Y0 ?  R% ~; t5 S9 z
另外建議你換個工作目錄, 最好是類似這種的 C:\WORKSIM\...
重點是簡單點的, 目前我在ModelSim沒遇過目錄的問題, 但是有天你也許會遇到有些tool會挑工作目錄名稱的
1 ^: D/ U, t# O5 w( D2 L8 d) g  J總之, 這也是好習慣之一

jeryuan

可能是IO宣告不一樣或有少的關係
工作目錄的確放在同一個資料夾下會比較好
' r% L: M$ k1 ?" i像QII常會工作目錄的關係讓你沒辦法COMPILER~