|
我也是碰到這類SPI的問題~
* X" ]# r& N4 J, c: q6 ~. @$ X) z0 V) @2 B3 n: T( d# L; |
架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)4 c; |% o9 \2 a, W! k8 \# k4 R& H
FW不願再傳輸時透過A/D bus製造SPI_CLK
3 k8 {6 F a& x- }" O o(以便Data in與out使用,就是設SPI_CLK & SPI_Din在同一個REG,如REG1(4), REG1(5)..)
4 v0 y/ H$ _/ Q
: ^' |" [/ |, d2 o! N Z0 N問題來了~ FW只想放一個8 bits的Data, 叫我試著轉成Serial進去SLIC (OMG~~)+ I( M# ~8 ?! P0 W
4 O! Y, Y: m. W$ G i* d5 [7 W
1.以前是FW產生CLK,我知道IC的SPI一個週期是122ns (8.196.......MHz)9 b2 w; \+ r+ B3 i# y6 z
此頻率如何產生??" W+ k" [! B, t4 i0 m
( D [( R# n$ w* N2 T
2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制,我看不到~~) |
|