RS-232使用CPLD VHDL語法

ghoustchieh · 發表於 2008-2-13 16:42:46

RS-232使用CPLD VHDL語法:
目前有VHDL範例,可經由PC透過RS-232傳資料給cpld,請問我需要使用CPLD用VHDL語法,寫個將從RS-232收到資料轉為同步串列資料再送給另一顆晶片,可否請大家幫忙提供意見,或者資料參考,感謝....

addn · 發表於 2008-2-14 20:41:37

您好
加個FIFO,每當接收到PC來的資料就推到FIFO中

同步串列轉換電路,當FIFO裡有資料,就抓出來

再轉換為你要的同步串列格式的資料

kevin · 發表於 2008-2-14 21:15:07

我想你已經有PC-->RS232位準轉換過,且已經有UART receiver的 VHDL code,目前大概少了I2C 或 SPI 同步串列資料的 VHDL code.

kevin · 發表於 2008-2-14 21:41:35

提供Motorola HC11 SPI VHDL model

upsys0226 · 發表於 2008-7-17 15:10:27

這真是可以運用的好程式
我可以學習的好文章

coffee812 · 發表於 2008-7-23 18:12:04

我也在學習VHDL寫RS232和SPI模組介面
但是遇到好多困難
希望可以解決

josephgg · 發表於 2008-8-25 19:46:03

我也想学习学习,..............
.................

谢了

pengpeng · 發表於 2008-10-10 09:26:16

does someone have verilog verilog version SPI model?
thanks a lot

bgk1027 · 發表於 2008-10-22 11:07:59

最近剛好有需要
謝謝

也可順便學習學習

spring69393 · 發表於 2008-10-26 10:29:36

感謝大大提供的資料，讓剛入門的我能有更多的參考資料，
也希望能從中習得更多的知識。

shintom · 發表於 2008-10-27 15:43:27

這個我也不會耶
大家一起學一起討論吧

24655556 · 發表於 2009-10-13 17:31:36

最近想學這個

試試看,看看有沒有幫助

不過好像不是很容易的樣子

mimimomonono · 發表於 2009-11-23 14:28:31

我也是碰到這類SPI的問題~

架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)
FW不願再傳輸時透過A/D bus製造SPI_CLK
(以便Data in與out使用，就是設SPI_CLK & SPI_Din在同一個REG，如REG1(4), REG1(5)..)

問題來了~ FW只想放一個8 bits的Data，叫我試著轉成Serial進去SLIC (OMG~~)

1.以前是FW產生CLK，我知道IC的SPI一個週期是122ns (8.196.......MHz)
此頻率如何產生??

2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制，我看不到~~)

tommywgt · 發表於 2009-11-25 15:49:39

2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制，我看不到~~)
===================================================

應該沒有管制哦, 你那邊看不到嗎?

markscat · 發表於 2009-12-15 15:55:31

如果在同一塊板子上的話，不是很需要用Uart的方式傳輸，可以用SPI或是I2C的方式來傳送。
RS485/RS232通訊，基本上是兩個系統通訊的方式。

seraphim0512 · 發表於 2014-3-26 21:41:10

謝謝前幾樓的解惑，我也有遇到類似的問題，十分感謝

		自動登錄	找回密碼
密碼			申請會員

[問題求助] RS-232使用CPLD VHDL語法

本帖子中包含更多資源

does someone have verilog verilog version SPI model?